电子元件及其制造方法技术

提供一种能够得到大的电感值和高Ｑ值的电子元件及其制造方法。线圈（Ｌ）由内藏在叠层体（１２）内的多个线圈导体（２０ａ、２０ｂ）、设置在多个线圈导体（２０ａ、２０ｂ）上的多个台肩面（２２ａ、２２ｂ）和连接多个台肩面（２２ａ、２２ｂ）的通路孔导体（ｂ１）构成。引出导体（２４ａ、２４ｂ）内藏在叠层体（１２）内，且连接线圈（Ｌ）和外部电极。从ｚ轴方向俯视时，多个线圈导体（２０ａ、２０ｂ）相互重合而形成长方形的环状轨道（Ｒ）。从ｚ轴方向俯视时，多个台肩面（２２ａ、２２ｂ）在轨道（Ｒ）的短边（Ｌ１）上突出到轨道（Ｒ）的外侧，且未与引出导体（２４ａ、２４ｂ）重叠。

【技术实现步骤摘要】

本专利技术涉及，特别是内藏有线圈的。
技术介绍
作为以往的电子元件如专利文献1中记载的叠层型薄片电感器已为人所知，以下 参照附图说明专利文献1中记载的叠层型薄片电感器。图9是从层叠方向透视叠层型薄片 电感器500、600的示图。如图9(a)所示，叠层型薄片电感器500具备叠层体502，叠层体502内藏有线圈 L，用未图示的通路孔导体把多个线圈导体504连接起来构成线圈L。如图9(a)所示，多个 线圈导体504相互重合而形成由短边LI、L2和长边L3、L4构成的长方形的环状轨道。另外，叠层体502内藏有引出导体506a、506b，引出导体506a、506b被引出到叠层 体502的侧面，连接在未图示的外部电极上，同时连接在线圈L上。可是，在图9所示的叠层型薄片电感器500中，线圈L具有台肩面508a、508b。在 线圈L中，台肩面508a、508b是连接通路孔导体的部分。为了把线圈导体504相互可靠地 连接起来，最好将通路孔导体形成得较粗，因此，就将台肩面508a、508b形成得比线圈导体 504的线宽更宽。而且，如图9(a)所示，在长边L3、L4上，将台肩面508a、508b设置得向环 状轨道的外侧突出。这样，由于台肩面508a、508b突出到环状轨道的外侧，就防止了线圈L 的内径(即，被环状轨道围住的部分)的面积缩窄。即，叠层型薄片电感器500防止了线圈 L的电感值的降低。但是，图9(a)所示的叠层型薄片电感器500依然存在线圈L的电感值降低的问 题。更详细地说，在长边L3、L4上，台肩面508a、508b向环状轨道的外侧突出。因此，与不 存在台肩面508a、508b的情况相比，叠层体502的侧面与长边L3、L4的间隔W1就因台肩面 508a、508b的突出量而相应地缩小。另一方面，为了防止线圈L从叠层体502的侧面露出 来，必须确保间隔W1有足够的大小。因此，如图9(a)所示，在台肩面508a、508b从长边L3、 L4突出的情况下，必须把长边L3、L4向叠层体502的内侧错进与台肩面508a、508b的突出 量相应的量。结果，与不存在台肩面508a、508b的情况相比，电子元件500的线圈L的内径 的面积就窄了台肩面508a、508b的突出量乘以长边L3、L4的长度的乘积的2倍的面积。结 果，线圈L的电感值降下来。另一方面，在图9(b)所示的叠层型薄片电感器600中，把台肩面608a、608b设置 得在短边L1、L2上向环状轨道的外侧突出。在这种情况下，也必须把短边L1、L2向叠层体 602的内侧错进与台肩面608a、608b的突出量相应的量。这样，与未设置台肩面608a、608b 的情况相比，电子元件600的线圈L的内径的面积就小了台肩面608a、608b的突出量乘以 短边LI、L2的长度的乘积的2倍的面积。但是，短边L1、L2的长度比长边L3、L4的长度短，所以图9(b)所示的叠层型薄片 电感器600中的线圈L的内径的面积的减少量，比图9(a)所示的叠层型薄片电感器500中3的线圈L的内径的面积的减少量少。因此，与叠层型薄片电感器500相比，叠层型薄片电感 器600抑制了线圈L的内径的面积缩小。即，与叠层型薄片电感器500相比，叠层型薄片电 感器600抑制了线圈L的电感值的下降。但是，像下面说明的那样，图9(b)所示的叠层型薄片电感器600存在线圈L中产 生的寄生电容变大的问题。更详细地说，如图9(b)所示，若从叠层方向俯视，台肩面608a、 608b分别与引出导体606a、606b重叠。这样，台肩面608a、608b与引出导体606a、606b之 间产生寄生电容，线圈L中的寄生电容增大。结果，线圈L的Q值下降。专利文献1特开2005-191191号公报
技术实现思路
因此，本专利技术的目的在于提供一种能够得到大的电感值和高Q值的电子元件及其 制造方法。本专利技术的电子元件具备多层绝缘体层层叠起来构成的叠层体，由内藏在所述叠 层体中的多个线圈导体、设置在该多个线圈导体上的多个台肩面和连接该多个台肩面的通 路孔导体构成的线圈，设置在所述叠层体的表面上的外部电极，以及内藏在所述叠层体内 且把所述线圈和所述外部电极连接起来的引出导体；其中，从线圈轴延伸的方向俯视时，所 述多个线圈导体相互重合而形成长方形的环状轨道；从线圈轴延伸的方向俯视时，所述多 个台肩面在所述轨道的短边上突出到该轨道的外侧且未与所述引出导体重叠。所述电子元件的制造方法的特征在于具备如下工序用光刻工艺形成在应设置所 述通路孔导体的位置上设置了通路孔的所述绝缘体层；在所述绝缘体层上形成所述线圈导 体、所述台肩面和所述通路孔导体。如果采用本专利技术，能够得到大的电感值和高Q值。附图说明图1是本专利技术的实施方式的电子元件的外观立体图。图2是图1的电子元件的叠层体的分解立体图。图3是从叠层方向透视图1的电子元件的叠层体的示图。图4是从z轴方向透视3种电子元件的示图。图5是表示模拟结果的曲线图。图6是第一变形例的电子元件的叠层体的分解立体图。图7是第二变形例的电子元件的叠层体的分解立体图。图8是第三变形例的电子元件的叠层体的分解立体图。图9是从叠层方向透视专利文献1中记载的叠层型薄片电感器的示图。符号的说明L…线圈L1、L2 …短边L3、L4 …长边R…轨道bl、b2…通路孔导体10、10a 10c…电子元件12、12a 12c...叠层体14a、14b…外部电极16a 16c...绝缘体层18a、18b...内部导体20a、20b…线圈导体22a 22d...台肩面24a、24b...引出导体26…配线导体具体实施例方式以下参照附图说明本专利技术的实施方式的。(电子元件的构成)以下参照附图说明本专利技术的第一实施方式的电子元件的构成。图1是涉及本专利技术 的实施方式的电子元件10、10a 10c的外观立体图，图2是图1的电子元件10的叠层体 12的分解立体图，图3是从叠层方向透视图1的电子元件10的叠层体12的示图。在图1 至图3中，把叠层方向和线圈轴延伸方向定义为z轴方向；把电子元件10的长边方向定义 为x轴方向；把电子元件10的短边方向定义为y轴方向。x轴方向、y轴方向和z轴方向相 互正交。如图1所示，电子元件10具备叠层体12和外部电极14(14a、14b)。如图1所示， 叠层体12形成长方体；外部电极14形成在位于x轴方向的两端的叠层体12的侧面(表 面)上。如图2所示，叠层体12是将绝缘体层16 (16a 16c)层叠起来而构成，内藏有螺 旋状的线圈L和引出导体24(24a、24b)。绝缘体层16是由含有玻璃和氧化铝的陶瓷构成的 长方形的层。如图2所示，线圈L包含有内部导体18(18a、18b)和通路孔导体bl。内部导体 18a、18b分别用例如以Ag为主要成分的导电材料设置在绝缘体层16b、16c上而形成，具有 线圈导体20a,20b和台肩面22a、22b。如图2所示，线圈导体20内藏在叠层体12内，是构成长方形轨道的一部分的线状 导体。具体地说，线圈导体20a由相当于长方形的两条长边和一条短边的线状导体构成一 边开口的形状，即，线圈导体20a具有3/4匝的匝数；线圈导体20b由相当于长方形的一条 长边和一条短边的线状导体构成，形成L字形，即本文档来自技高网...

【技术保护点】
一种电子元件，具备：多层绝缘体层层叠起来构成的叠层体，由内藏在所述叠层体中的多个线圈导体、设置在该多个线圈导体上的多个台肩面和连接该多个台肩面的通路孔导体构成的线圈，设置在所述叠层体的表面上的外部电极，以及内藏在所述叠层体内且把所述线圈和所述外部电极连接起来的引出导体；其中，从线圈轴延伸的方向俯视时，所述多个线圈导体相互重合而形成长方形的环状轨道；从线圈轴延伸的方向俯视时，所述多个台肩面在所述轨道的短边上突出到该轨道的外侧且未与所述引出导体重叠。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：三好弘己，乾真规，德田博道，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：JP[日本]