半导体封装及其工艺制造技术

一种半导体封装及其工艺，封装体包括芯片座、多个引脚、芯片以及封装胶体。芯片座包括上倾斜部、下倾斜部以及以具有中心部的凹穴底部定义凹穴的周围边缘区域。每一引脚具有上倾斜部与下倾斜部。芯片配置于凹穴底部的中心部且电性连接至引脚。封装胶体形成于芯片与引脚上，且实质上填满凹穴并实质上覆盖芯片座与引脚的上倾斜部。芯片座与引脚的下倾斜部至少部份延伸至封装胶体的下表面。

【技术实现步骤摘要】

本专利技术是有关于一种半导体芯片封装，且特别是有关于一种具有一凹穴结构的进阶式四方扁平无引脚封装(advanced Quad Flat No Lead, aQFN)及其工艺。
技术介绍
由于使用者对于小尺寸芯片的处理能力的需求越来越大，因此半导体 芯片也变得更加复杂。为了解决上述问题，封装技术逐渐发展，举例而说， 由增加引脚密度来降低一封装体固定在一印刷电路板上的覆盖面积。此 夕卜，有些封装技术，例如四方扁平无引脚封装(Quad Flat No Lead, QFN)， 可由提供多行的内引脚与外引脚连接至一导线架的一可抛弃部，来增加引 脚密度。然而，这类导线架的制作方式很难达成两行以外的引脚，因此当 使用者对于导线架的引脚密度的需求越来越高时，如何利用封装技术来形 成所需的引脚密度，实为一待解决的问题。此外，除了增加引脚密度之外，使用者更希望能由其它的方式来降低 封装体的大小，例如是降低封装体的高度。同时，也希望能维持一封装胶 体与引脚之间的结合力(mold locking)，并促进封装体能由表面黏着技术 接合于一印刷电路板上。当然，也可以制定一符合上述这些目的的封装工 艺。然而，目前现有的封装技术只能符合上述其中一些目的，而不符合多 数或是所有的目的。
技术实现思路
本专利技术的目的是提供一种半导体封装及其工艺。为实现上述目的，本专利技术提供的半导体封装，其包括芯片座、多个引 脚、半导体芯片与封装胶体。芯片座包括(1)具有上表面且以凹穴底部 定义凹穴的周围边缘区域，其中凹穴底部具有中心部(2)配置邻接于周6围边缘区域的上表面且面向凹穴的上倾斜部，以及(3)配置邻接于上倾 斜部且面向凹穴的下倾斜部。这些引脚环绕芯片座。每一引脚具有上表面、 下表面、配置邻接于每一引脚的上表面的上倾斜部以及配置邻接于每一引 脚的下表面的下倾斜部。半导体芯片配置于凹穴底部的中心部且电性连接 至这些引脚。封装胶体形成于半导体芯片与这些引脚上，以实质上填充于 凹穴且实质上覆盖芯片座的上倾斜部与这些引脚的这些上倾斜部，而芯片 座的下倾斜部与这些引脚的这些下倾斜部至少部分从封装胶体的下表面 向外延伸。本专利技术提出的半导体封装的工艺，首先，提供金属承载板。金属承载 板包括(1)基部，具有上表面与下表面(2)中心突出部，具有上表面且 从基部向上延伸，中心突出部定义基部的上表面的中心区域，中心区域具有中心部(3)多个周围突出部，每一周围突出部具有上表面且从基部向 上延伸，并环绕中心突出部(4)第一金属镀层，形成于中心突出部的上 表面上与周围突出部的上表面上，以及(5)第二金属镀层，形成于对应 中心区域下方、中心突出部下方以及这些周围突出部下方的金属承载板的 下表面上。接着，贴附第一半导体芯片于中心突出部。电性连接第一半导 体芯片至这些周围突出部至少一第一突出部上。然后，形成封装胶体于第 一半导体芯片与这些周围突出部上。最后，蚀刻第二金属镀层之外的金属 承载板的下表面的区域，以使这些周围突出部与中心突出部分离而形成多 个引脚与芯片座，其中芯片座包括中心突出部与中心区域，每一引脚具有 配置邻接每一引脚的下表面的下倾斜部，芯片座具有配置邻接芯片座的下 表面的下倾斜部，芯片座的下倾斜部与每一引脚的下倾斜部至少部分从封 装胶体的下表面向外延伸。本专利技术还提供一种半导体封装，其包括芯片座、多个引脚、半导体芯 片以及封装胶体。芯片座包括(1)基部，具有上表面与下表面(2)突出 部，从基部向上延伸且配置邻接于基部的周围边缘，其中突出部具有上表 面；(3)第一侧表面，延伸介于突出部的上表面与基部的下表面之间， 其中第一侧表面具有相较于突出部的上表面更接近基部的下表面的第一 尖端。这些引脚环绕芯片座。至少这些引脚之一具有第二尖端的第二侧表 面。第一半导体芯片，配置于基部的上表面，且电性连接至这些引脚。封装胶体形成于第一半导体芯片与这些引脚上，以实质上覆盖基部的上表 面、第一尖端上方的第一侧表面的至少一部分与第二尖端上方的第二侧表 面的至少一部分，而第一尖端下方的第一侧表面的至少一部分与第二尖端 下方的第二侧表面的至少一部分突出于封装胶体的下表面。附图说明图1为本专利技术一实施例的一种半导体封装的剖面示意图。 图2为本专利技术一实施例的一种芯片座的放大剖面示意图。图3为本专利技术一实施例的一种引脚的放大剖面示意图。图4为本专利技术一实施例的一种金属承载板的一部分的上视图。图5显示本专利技术一实施例的一种金属承载板的工艺。图6显示本专利技术一实施例的一种半导体封装的工艺。图7显示本专利技术一实施例的一种具有多堆叠芯片的半导体封装的工艺图8显示本专利技术一实施例的一种半导体封装进行表面黏着工艺的流程 示意图。图9显示本专利技术另一实施例的一种半导体封装进行表面工艺的流程示 意图。附图中主要组件符号说明100、 100a、 100b封装体；101芯片座；102芯片；102a第一芯片； 102b第二芯片；104、 104a、 104b焊线；106焊垫；108封装胶体；111凹穴；112凹穴底部；112a中心部；112b凹陷部；114周围边缘区域；116、117、 126、 127金属镀层；140模盖厚度；142厚度；M4距离；145引脚 间隔；146高度差;148隔开距离;150、 151、 154、 155、 164上表面;152、 153、 156、 157、 160下表面；162侧表面；166平面；171引脚；171A、 171B外引脚；202基部；204、 206距离；208侧表面；208a下倾斜部； 208b尖端；208c上倾斜部；210保护层；212上表面；212a中心区域；212b 凹陷部；213突出部；218上倾斜部；308侧表面；308a下倾斜部；308b 尖端；308c上倾斜部；310保护层；400金属承载板；402基部(芯片放 置区)；404中心突出部(周围边缘区域)；404a接地段；404b电源段；406周围突出部(周围凸块)；408角落周围突出部；410虚线；500金属承载板；500a、 500b内连接部；501铜板；502上表面；504下表面；506、 508光阻层；510第一曝光部；512第二曝光部；514第一金属镀层；516 第二金属镀层；518、 620区域；600a、 600b连接封装体；700连接层；800、 802焊接界面；804、 806液化焊料块；808印刷电路板；900焊料；902 焊料块；908印刷电路板。具体实施例方式为让本专利技术的上述特征和优点能更明显易懂，以下特举实施例，并配 合附图作详细说明。图1为本专利技术的一实施例的一种半导体封装的剖面示意图。在本实施 例中，封装体100包括一具有一周围边缘区域114的芯片座101，其中周 围边缘区域114以一凹穴底部112定义出一凹穴111。周围边缘区域114 可完全地环绕凹穴lll，但于其它实施例中，周围边缘区域114亦可部分 地环绕凹穴lll。凹穴底部112具有一中心部112a。凹穴底部112也可包 括一环绕中心部112a的凹陷部112b。中心部112a例如是位于凹穴底部 112的中央，但当凹陷部112b的宽度不一致时，中心部112a亦可不位于 凹穴底部112的中央。凹陷部112b可完全地可完全地环绕中心部112a本文档来自技高网...

【技术保护点】
一种半导体封装，包括：　芯片座，包括：　周围边缘区域，具有上表面，且以凹穴底部定义出凹穴，其中该凹穴底部具有中心部；　上倾斜部，配置邻接于该周围边缘区域的该上表面，且面向远离该凹穴；　下倾斜部，配置邻接于该上倾斜部， 且面向远离该凹穴；　多个引脚，围绕该芯片座，其中各该引脚包括：　上表面；　下表面；　上倾斜部，配置邻接于各该引脚的该上表面；　下倾斜部，配置邻接于各该引脚的该下表面；　第一半导体芯片，配置于该凹穴底部的中 心部且电性连接至该些引脚；以及　封装胶体，形成于该第一半导体芯片与该些引脚上，以实质上填充于该凹穴且实质上覆盖该芯片座的该上倾斜部与该些引脚的该些上倾斜部，该芯片座的该下倾斜部与该些引脚的该些下倾斜部至少部分从该封装胶体的下表面向外延 伸。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张简宝徽，胡平正，陈建文，李旭阳，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]