【技术实现步骤摘要】
半导体器件
[0001]本公开涉及包括套刻标记(overlay key)的半导体器件。
技术介绍
[0002]由于其小尺寸、多功能和/或低成本特性,半导体器件正被视为电子工业中的重要元件。半导体器件被分为用于存储数据的半导体存储器件、用于处理数据的半导体逻辑器件以及包括存储元件和逻辑元件两者的混合半导体器件。随着电子工业的发展,对具有改善的特性的半导体器件的需求日益增长。例如,对具有高可靠性、高性能和/或多功能的半导体器件的需求日益增长。为了满足这种需求,半导体器件的结构复杂性和/或集成密度正在增大。
[0003]随着半导体器件的集成密度的增大,形成在基板的单位面积上的图案的密度也增大。此外,由于需要具有多功能和高性能的半导体器件,所以形成在基板上的层的数量增加。因此,应当执行半导体器件的制造工艺以在期望的位置精确地形成图案。对准标记或套刻标记用于实现堆叠在基板上的层之间的精确对准。
技术实现思路
[0004]本专利技术构思的一实施方式提供一种具有增大的集成密度和提高的可靠性的半导体器件。
[0005]根据本专利技术构思的一实施方式,一种半导体器件可以包括:基板,包括套刻标记区域;以及在套刻标记区域上的多个标记图案。所述多个标记图案可以包括第一标记图案、第二标记图案、第三标记图案、第四标记图案、第五标记图案、第六标记图案和第七标记图案。第二标记图案至第七标记图案可以被排列为在顺时针方向上围绕第一标记图案并具有形成六边形形状的中心点。
[0006]根据本专利技术构思的一实施方式, ...
【技术保护点】
【技术特征摘要】
1.一种半导体器件,包括:基板,包括套刻标记区域;以及在所述套刻标记区域上的多个标记图案,其中所述多个标记图案包括第一标记图案、第二标记图案、第三标记图案、第四标记图案、第五标记图案、第六标记图案和第七标记图案,以及其中所述第二标记图案至所述第七标记图案被排列为在顺时针方向上围绕所述第一标记图案并具有形成六边形形状的中心点。2.根据权利要求1所述的半导体器件,其中第一虚拟线被限定为将所述第一标记图案的中心点连接到所述第二标记图案的所述中心点,其中第二虚拟线被限定为将所述第一标记图案的所述中心点连接到所述第三标记图案的所述中心点,其中第三虚拟线被限定为将所述第二标记图案的所述中心点连接到所述第三标记图案的所述中心点,以及其中所述第一虚拟线的长度等于所述第三虚拟线的长度。3.根据权利要求2所述的半导体器件,其中在所述第一虚拟线和所述第三虚拟线之间的角度在从30
°
至90
°
的范围内。4.根据权利要求1所述的半导体器件,其中多个单位标记区域由在所述多个标记图案之间的边界限定,其中所述多个标记图案分别设置在所述多个单位标记区域中,以及其中每个所述单位标记区域具有六边形形状。5.根据权利要求4所述的半导体器件,其中每个所述单位标记区域包括:围绕所述标记图案的虚设区域;在所述虚设区域和所述标记图案之间的空白区域;以及在所述虚设区域中的虚设图案,其中所述虚设图案与所述标记图案间隔开并且所述空白区域插置在所述虚设图案和所述标记图案之间。6.根据权利要求4所述的半导体器件,其中每个所述单位标记区域在第一方向上具有第一宽度并在第二方向上具有第二宽度,其中矩形单位标记区域被限定为在所述第一方向上具有所述第一宽度并具有与所述单位标记区域相同的面积,以及其中所述矩形单位标记区域在所述第二方向上的第三宽度小于所述第二宽度。7.根据权利要求6所述的半导体器件,其中所述第三宽度与所述第二宽度的比率在从0.7至0.9的范围内。8.根据权利要求1所述的半导体器件,其中所述多个标记图案中的每个具有矩形形状、六边形形状或八边形形状。9.根据权利要求1所述的半导体器件,其中所述套刻标记区提供在划片槽中。10.根据权利要求1所述的半导体器件,其中所述套刻标记区域提供在包括逻辑单元区
域的功能单元中。11.一种半导体器件,包括:基板,包括套刻标记区域;以及在所述套刻标记区域上的多个标记图案,其中所述多个标记图案包括:第一列,包括在第一方向上排列的多个第一标记图案;和第二列,包括在所述第一方向上排列的多个第二标记图案,其中所述第二列在第二方向上从所述第一列偏移第一距离,其中所述第二列的所述第二标记图案在所述第一方向上...
【专利技术属性】
技术研发人员:金正贤,金相辰,金二权,朴晟植,金钟寿,朴荣植,李珍成,朱惠卿,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。