隔离性检测结构及隔离性检测方法技术

本发明专利技术提供了一种隔离性检测结构及隔离性检测方法，所述隔离性检测结构包括衬底、超级结、体区A和隔离层A，其中，超级结包括设置于衬底上的第一导电类型外延层及设置于超级结沟槽内的第二导电类型外延层A，超级结沟槽设置于第一导电类型外延层内；体区A设置于第一导电类型外延层内远离衬底的一侧，且体区A的深度小于超级结沟槽的深度，所述体区A包括相互隔离且分别设置于第二导电类型外延层A的两侧的第一子区域和第二子区域；隔离层A设置于体区A和第二导电类型外延层A之间。本发明专利技术通过在超级结器件的制造过程中同时制造相对应的隔离性检测结构，提高了超级结器件中的第二导电类型外延层与体区之间隔离性检测的效率和准确率。准确率。准确率。

【技术实现步骤摘要】
隔离性检测结构及隔离性检测方法


[0001]本专利技术涉及集成电路制造
，尤其涉及一种隔离性检测结构及隔离性检测方法。

技术介绍

[0002]超级结(Super Junction，SJ)由形成于半导体衬底中的交替排列的P型柱(P Pillar，又称P型薄层)和N型柱(N Pillar，又称N型薄层)组成，采用了超级结的半导体器件被称为超级结器件，利用P型柱和N型柱电荷平衡的体内降低表面电场技术能在提升超级结器件的反向击穿电压的同时保持较小的导通电阻。
[0003]绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是由双极型三极管(Bipolar Junction Transistor，BJT)和绝缘栅型场效应管(Metal Oxide Semiconductor Field
‑
Effect Transistor，MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET输入阻抗高、驱动简单、开关速度高的优点以及BJT电流密度大、饱和压降低、电流处理能力强的优点，是较为理想的全控型器件。
[0004]SJ
‑
IGBT器件结合了上述两种器件的特点，可以大幅提升器件的正向导通性能，大幅增加器件功率密度。SJ
‑
IGBT器件的制造关键之一是需要保证P型柱(PPillar)与P型体区(P Body)的相互隔离(即，确保外延层与体区之间的隔离性)，以防止载流子被快速抽走。
[0005]鉴于此，需要检测外延层与体区之间的隔离性是否符合工艺要求。

技术实现思路

[0006]本专利技术的目的在于提供一种隔离性检测结构及隔离性检测方法，用以快速且准确地检测超级结器件中的外延层与体区之间隔离性。
[0007]为了达到上述目的，本专利技术提供了一种隔离性检测结构，与一超级结器件设置在同一晶圆上且同步制备而成，包括：
[0008]衬底；
[0009]第一导电类型外延层，设置于所述衬底上，所述第一导电类型外延层内设置有若干个超级结沟槽；
[0010]第二导电类型外延层A，设置于所述超级结沟槽内；
[0011]体区A，设置于所述第一导电类型外延层内的远离所述衬底的一侧，且所述体区A的深度小于所述超级结沟槽的深度，所述体区A包括相互隔离的第一子区域和第二子区域，所述第一子区域和所述第二子区域分别设置于所述第二导电类型外延层A的两侧；以及，
[0012]隔离层A，设置于所述体区A和所述第二导电类型外延层A之间，用于隔离所述体区A和所述第二导电类型外延层A。
[0013]可选的，所述超级结沟槽从所述第一导电类型外延层的顶面延伸至所述体区A下方，所述第二导电类型外延层A的顶面低于所述体区A的底面，所述隔离层A设置于所述第二导电类型外延层A上并填满所述超级结沟槽。
[0014]可选的，所述超级结沟槽从所述第一导电类型外延层的顶面延伸至所述体区A下方，所述隔离层A设置于所述超级结沟槽的侧壁顶部，且所述隔离层A完全覆盖所述体区A的靠近所述第二导电类型外延层A一侧的侧壁，所述第二导电类型外延层A填满所述超级结沟槽。
[0015]可选的，所述隔离层A为设置于所述第一导电类型外延层内的第一导电类型注入层，所述体区A位于所述隔离层A内的靠近所述隔离层A的顶面的一侧，且所述隔离层A的深度大于所述体区A的深度，所述超级结沟槽从所述隔离层A的底面向下延伸，所述第二导电类型外延层A填满所述超级结沟槽。
[0016]可选的，所述超级结器件包括体区B、第二导电类型外延层B和隔离层B，且所述超级结器件中的体区B、第二导电类型外延层B和隔离层B的设置方式与所述隔离性检测结构中的体区A、第二导电类型外延层A和隔离层A的设置方式相对应。
[0017]可选的，所述超级结器件为SJ
‑
IGBT器件。
[0018]可选的，所述第一子区域和所述第二子区域的表面均设置有电连接件。
[0019]可选的，所述电连接件的材料包括铜、钨或铝。
[0020]可选的，所述隔离层的材料包括氧化硅。
[0021]相应地，本专利技术还提供一种隔离性检测方法，采用所述隔离性检测结构进行超级结器件的隔离性检测，包括：
[0022]获取第一子区域和第二子区域之间的测试电阻；以及，
[0023]根据所述测试电阻判断所述隔离性检测结构的隔离性是否合格，从而判断所述超级结器件的隔离性是否合格。
[0024]综上所述，本专利技术提供一种隔离性检测结构及隔离性检测方法。其中，所述隔离性检测结构与一超级结器件设置在同一晶圆上且同步制备而成，包括衬底、超级结、体区A和隔离层A，其中，超级结包括设置于衬底上的第一导电类型外延层以及设置于超级结沟槽内的第二导电类型外延层A，所述超级结沟槽设置于第一导电类型外延层内；所述体区A设置于所述第一导电类型外延层内的远离所述衬底的一侧，且所述体区A的深度小于超级结沟槽的深度，所述体区A包括相互隔离且分别设置于所述第二导电类型外延层A的两侧的第一子区域和第二子区域；所述隔离层A设置于所述体区A和所述第二导电类型外延层A之间。本专利技术通过在超级结器件的制造过程中同时制造相对应的隔离性检测结构，提高了超级结器件中的第二导电类型外延层与体区之间隔离性检测的效率和准确率。
附图说明
[0025]图1a至图1c为本专利技术一实施例提供的隔离性检测结构的三种不同的俯视结构示意图；
[0026]图2a至图2c分别为图1a至图1c中的隔离性检测结构沿Y方向的剖面结构示意图；
[0027]图3a至图3c分别为与图1a至图1c所述的隔离性检测结构相对应的超级结器件沿X方向的剖面结构示意图；
[0028]图4为本专利技术一实施例提供的隔离性检测方法的流程图；
[0029]其中，附图标记如下：
[0030]1‑
隔离性检测结构；2
‑
超级结器件；
[0031]100
‑
衬底；110
‑
第一导电类型外延层；111
‑
超级结沟槽；120
‑
第二导电类型外延层A；130
‑
体区A；131
‑
第一子区域；132
‑
第二子区域；140
‑
隔离层A；150
‑
电连接件；
[0032]220
‑
第二导电类型外延层B；230
‑
体区B；240
‑
隔离层B。
具体实施方式
[0033]为使本专利技术的目的、优点和特征更加清楚，以下结合附图和具体实施例对本专利技术作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本专利技术实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种隔离性检测结构，与一超级结器件设置在同一晶圆上且同步制备而成，其特征在于，包括：衬底；第一导电类型外延层，设置于所述衬底上，所述第一导电类型外延层内设置有若干个超级结沟槽；第二导电类型外延层A，设置于所述超级结沟槽内；体区A，设置于所述第一导电类型外延层内的远离所述衬底的一侧，且所述体区A的深度小于所述超级结沟槽的深度，所述体区A包括相互隔离的第一子区域和第二子区域，所述第一子区域和所述第二子区域分别设置于所述第二导电类型外延层A的两侧；以及，隔离层A，设置于所述体区A和所述第二导电类型外延层A之间，用于隔离所述体区A和所述第二导电类型外延层A。2.如权利要求1所述的隔离性检测结构，其特征在于，所述超级结沟槽从所述第一导电类型外延层的顶面延伸至所述体区A下方，所述第二导电类型外延层A的顶面低于所述体区A的底面，所述隔离层A设置于所述第二导电类型外延层A上并填满所述超级结沟槽。3.如权利要求1所述的隔离性检测结构，其特征在于，所述超级结沟槽从所述第一导电类型外延层的顶面延伸至所述体区A下方，所述隔离层A设置于所述超级结沟槽的侧壁顶部，且所述隔离层A完全覆盖所述体区A的靠近所述第二导电类型外延层A一侧的侧壁，所述第二导电类型外延层A填满所述超级结沟槽。4.如权利要求1所述的隔离性检测结构，其特征在于，所述隔离层A为设置于所述第一导电类型外...

【专利技术属性】
技术研发人员：李昊，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：