半导体器件及其制造方法技术

本申请提供一种半导体器件及其制造方法，半导体器件包括多个芯片区以及多个划片区，每一划片区围绕一芯片区设置，划片区具有边缘区以及边角区，边角区位于边缘区的一侧且与边缘区连接以围绕芯片区，半导体器件包括晶圆衬底，晶圆衬底具有第一沟槽、第二沟槽以及第三沟槽，第一沟槽沿第一方向延伸且位于芯片区，第二方向与第一方向垂直，第二沟槽沿第二方向和第一方向中的至少一者延伸且位于边缘区；自芯片区朝向划片区的方向为第三方向，第三方向与第一方向以及第二方向相交，第三沟槽沿第三方向延伸且位于边角区，第一沟槽、第二沟槽以及第三沟槽内填充有多晶硅层。通过在划片区设置多种沿不同方向延伸的沟槽，可以降低晶圆的翘曲程度。翘曲程度。翘曲程度。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本申请涉及半导体
，具体涉及一种半导体器件及其制造方法。

技术介绍

[0002]在半导体制造工艺中，半导体器件的半导体芯片采用的器件沟槽，其方向多存在于同一方向，当芯片面积较大且沟槽到达一定深度时，沟槽内的填充材料和晶圆衬底之间就会产生较大的应力，进而会给晶圆表面带来集中在一个方向上的应力，导致晶圆翘曲，这会直接影响器件接触孔的精确位置，从而降低芯片性能和良率。

技术实现思路

[0003]鉴于此，本申请提供一种半导体器件及其制造方法，以降低晶圆的翘曲程度。
[0004]本申请提供的一种半导体器件，所述半导体器件包括多个芯片区以及多个划片区，每一所述划片区围绕一所述芯片区设置，所述划片区具有边缘区以及边角区，所述边角区位于所述边缘区的一侧且与所述边缘区连接以围绕所述芯片区，所述半导体器件包括晶圆衬底，所述晶圆衬底具有第一沟槽、第二沟槽以及第三沟槽，所述第一沟槽沿第一方向延伸且位于所述芯片区，第二方向与所述第一方向垂直，所述第二沟槽沿所述第二方向和所述第一方向中的至少一者延伸且位于所述边缘区；自所述芯片区朝向所述划片区的方向为第三方向，所述第三方向与所述第一方向以及所述第二方向相交，所述第三沟槽沿所述第三方向延伸且位于所述边角区，所述第一沟槽、所述第二沟槽以及所述第三沟槽内填充有多晶硅层。
[0005]在一些实施例中，所述第三沟槽以及所述第二沟槽的宽度大于所述第一沟槽的宽度。
[0006]在一些实施例中，所述第三沟槽与所述第二沟槽之间的夹角为45
°
。
[0007]在一些实施例中，所述边缘区包括依次设置的第一区、第二区、第三区以及第四区，所述第一区与所述第二区之间、所述第二区与所述第三区之间、所述第三区与所述第四区之间以及所述第四区与所述第一区之间均通过一所述边角区连接，所述边角区与所述芯片区的边角处对应设置且呈所述芯片区的中心线对称设置。
[0008]在一些实施例中，位于所述第一区以及所述第三区的所述第二沟槽沿所述第一方向延伸，位于所述第二区以及所述第四区的所述第二沟槽沿所述第二方向延伸；自所述芯片区朝向所述边缘区的方向上，所述第二沟槽的长度逐渐递增，且所述第二沟槽的两端均延伸入所述边角区内。
[0009]在一些实施例中，位于所述第一区以及所述第三区的所述第二沟槽沿所述第二方向延伸，位于所述第二区以及所述第四区的所述第二沟槽沿所述第一方向延伸；还包括位于所述边角区的多个第四沟槽；自所述边角区靠近所述芯片区的一侧朝向所述边角区远离所述芯片区的一侧的方向上，所述第四沟槽的长度逐渐递减，所述第四沟槽均位于所述第三沟槽的同一侧，所述第四沟槽的延伸方向与位于所述第三沟槽的同一侧的所述边缘区上
的所述第二沟槽的延伸方向垂直。
[0010]在一些实施例中，位于所述第一区以及所述第三区的所述第二沟槽沿所述第二方向延伸，位于所述第二区以及所述第四区的所述第二沟槽沿所述第一方向延伸，位于所述第一区、所述第二区、所述第三区以及所述第四区的所述第二沟槽的长度相等。
[0011]在一些实施例中，还包括位于所述边角区的多个第四沟槽；自所述边角区靠近所述芯片区的一侧朝向所述边角区远离所述芯片区的一侧的方向上，所述第四沟槽的长度逐渐递减，所述第四沟槽自所述芯片区朝向所述划片区的方向上延伸，所述第三沟槽的两侧均设置有多个所述第四沟槽。
[0012]在一些实施例中，还包括位于所述边角区的多个第四沟槽，自靠近所述第三沟槽的一侧朝向远离所述第三沟槽的一侧的方向上，所述第四沟槽的长度逐渐递减，所述第四沟槽自所述芯片区朝向所述划片区的方向上延伸，所述第三沟槽的两侧均设置有多个所述第四沟槽。
[0013]本申请还提供一种半导体器件的制造方法，用于制备如上所述的半导体器件，所述半导体器件包括多个芯片区以及多个划片区，每一所述划片区围绕一所述芯片区设置，所述划片区具有边缘区以及边角区，所述边角区位于所述边缘区的一侧且与所述边缘区连接以围绕所述芯片区，包括：提供一晶圆衬底；对所述晶圆衬底进行图案化处理，刻出第一沟槽、第二沟槽以及第三沟槽，所述第一沟槽沿第一方向延伸且位于所述芯片区，第二方向与所述第一方向垂直，所述第二沟槽沿所述第二方向和所述第一方向中的至少一者延伸且位于所述边缘区；自所述芯片区朝向所述划片区的方向为第三方向，所述第三方向与所述第一方向以及所述第二方向相交，所述第三沟槽沿所述第三方向延伸且位于所述边角区；在所述晶圆衬底上设置多晶硅，以形成填充于所述第一沟槽、所述第二沟槽以及所述第三沟槽内的多晶硅层。
[0014]本申请提供一种半导体器件及其制造方法，半导体器件包括多个芯片区以及多个划片区，每一划片区围绕一芯片区设置，划片区具有边缘区以及边角区，边角区位于边缘区的一侧且与边缘区连接以围绕芯片区，半导体器件包括晶圆衬底，晶圆衬底具有第一沟槽、第二沟槽以及第三沟槽，第一沟槽沿第一方向延伸且位于芯片区，第二方向与第一方向垂直，第二沟槽沿第二方向和第一方向中的至少一者延伸且位于边缘区；自芯片区朝向划片区的方向为第三方向，第三方向与第一方向以及第二方向相交，第三沟槽沿第三方向延伸且位于边角区，第一沟槽、第二沟槽以及第三沟槽内填充有多晶硅层。通过在划片区设置多种沿不同方向延伸的沟槽，使得划片区的沟槽与芯片区的沟槽之间存在一定的角度，从而使得划片区上产生的应力可以抵消芯片区上产生的应力，进而降低晶圆的翘曲程度，进而避免影响器件接触孔的精确位置，从而保证芯片性能和良率。
附图说明
[0015]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附
图。
[0016]图1是本申请提供的半导体器件的第一种结构示意图；图2是图1中A处放大结构示意图；图3是本申请提供的半导体器件的第二种结构示意图；图4是本申请提供的半导体器件的第三种结构示意图；图5是本申请提供的半导体器件的第四种结构示意图；图6是本申请提供的半导体器件的制造方法的流程结构示意图。
[0017]附图标记：10、半导体器件；11、芯片区；12、划片区；13、边缘区；14、边角区；20、第一区；30、第二区；40、第三区；50、第四区；100、晶圆衬底；110、第一沟槽；120、第二沟槽；130、第三沟槽；140、第四沟槽；200、多晶硅层。
具体实施方式
[0018]下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
[0019]本申请提供一种半导体器件及其制造方法，半导体器件包括多个芯片区以及多个划片区，每一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括多个芯片区以及多个划片区，每一所述划片区围绕一所述芯片区设置，所述划片区具有边缘区以及边角区，所述边角区位于所述边缘区的一侧且与所述边缘区连接以围绕所述芯片区，所述半导体器件包括位于所述芯片区以及所述划片区的晶圆衬底，所述晶圆衬底具有第一沟槽、第二沟槽以及第三沟槽，所述第一沟槽沿第一方向延伸且位于所述芯片区，第二方向与所述第一方向垂直，所述第二沟槽沿所述第二方向和所述第一方向中的至少一者延伸且位于所述边缘区；自所述芯片区朝向所述划片区的方向为第三方向，所述第三方向与所述第一方向以及所述第二方向相交，所述第三沟槽沿所述第三方向延伸且位于所述边角区，所述第一沟槽、所述第二沟槽以及所述第三沟槽内填充有多晶硅层。2.根据权利要求1所述的半导体器件，其特征在于，所述第三沟槽以及所述第二沟槽的宽度大于所述第一沟槽的宽度。3.根据权利要求1所述的半导体器件，其特征在于，所述第三沟槽与所述第二沟槽之间的夹角为45
°
。4.根据权利要求1所述的半导体器件，其特征在于，所述边缘区包括依次设置的第一区、第二区、第三区以及第四区，所述第一区与所述第二区之间、所述第二区与所述第三区之间、所述第三区与所述第四区之间以及所述第四区与所述第一区之间均通过一所述边角区连接，所述边角区与所述芯片区的边角处对应设置且呈所述芯片区的中心线对称设置。5.根据权利要求4所述的半导体器件，其特征在于，位于所述第一区以及所述第三区的所述第二沟槽沿所述第一方向延伸，位于所述第二区以及所述第四区的所述第二沟槽沿所述第二方向延伸；自所述芯片区朝向所述边缘区的方向上，所述第二沟槽的长度逐渐递增，且所述第二沟槽的两端均延伸入所述边角区内。6.根据权利要求4所述的半导体器件，其特征在于，位于所述第一区以及所述第三区的所述第二沟槽沿所述第二方向延伸，位于所述第二区以及所述第四区的所述第二沟槽沿所述第一方向延伸；还包括位于所述边角区的多个第四沟槽；自所述边角区靠近所述芯片区的一侧朝向所述边角区远离所述芯片区的一侧的方向...

【专利技术属性】
技术研发人员：李伟聪，文雨，梁志锦，
申请(专利权)人：深圳市威兆半导体股份有限公司，
类型：发明
国别省市：