【技术实现步骤摘要】
本申请涉及半导体，具体涉及一种带静电保护结构的mosfet器件及其制备方法。
技术介绍
1、随着金氧半场效晶体管(metal-oxide-semiconductor field-effecttransistor,mosfet)不断向高性能、低功耗、高集成度的方向发展，对可靠性的要求也越来越高。随着器件尺寸不断缩小，esd作为可靠性的一个主要失效机理，所引起的损伤已经成为当前致命威胁，esd设计及失效分析也已成为集成电路可靠性研究的最重要课题之一。
2、在现有技术中，为了使功率mosfet免受高于氧化物击穿值的电压破坏，在栅极和源极之间形成一个串联的齐纳二极管组，实现对栅极和源极之间的esd防护。但这种esd结构对静电的防护较差，导致器件容易出现损伤，进而导致器件的性能不佳。
技术实现思路
1、鉴于此，本申请提供一种带静电保护结构的mosfet器件，以解决现有的的问题。
2、本申请提供一种带静电保护结构的mosfet器件，包括：
3、衬底，所述衬底具有栅极区域、源极区域以及设置于所述栅极区域以及所述源极区域之间的保护区域；
4、静电保护结构，包括至少一个第一保护部以及至少两个第二保护部，所述第一保护部与所述第二保护部交替设置位于所述衬底的所述保护区域上，所述第一保护部和所述第二保护部中的一者为p型多晶硅，所述第一保护部和所述第二保护部中的另一者为n型多晶硅；
5、隔离介质层，设置于所述静电保护结构上；
6、栅极金
7、在一些实施例中，每两相邻的所述第一保护部之间的距离大于1μm。
8、在一些实施例中，每两相邻的所述第二保护部之间的距离大于1μm。
9、在一些实施例中，所述静电保护结构还包括氧化层和氮化硅层，所述氧化层以及所述氮化硅层依次层叠设置于所述衬底的所述保护区域上，每一所述第一保护部以及每一所述第二保护部设置于所述氮化硅层上。
10、在一些实施例中，所述带静电保护结构的mosfet器件还包括设置于所述衬底远离所述栅极金属层的一面的背金属层。
11、在一些实施例中，所述隔离介质层具有沟槽，所述沟槽贯穿所述隔离介质层并延伸入所述静电保护结构的另一端，连接部填充于所述沟槽中以导通所述源极金属层以及所述静电保护结构。
12、本申请还提供一种带静电保护结构的mosfet器件的制备方法，用于如上所述的带静电保护结构的mosfet器件，包括：
13、提供衬底，所述衬底具有栅极区域、源极区域以及设置于所述栅极区域以及所述源极区域之间的保护区域；
14、在所述衬底上形成多晶硅层；
15、对位于所述保护区域的所述多晶硅层进行第一导体化处理，形成至少一个第一保护部，对部分所述第一保护部进行第二导体化处理，形成至少两个间隔设置的第二保护部，所述第一保护部与所述第二保护部交替设置，所述第一保护部和所述第二保护部中的一者为p型多晶硅，所述第一保护部和所述第二保护部中的另一者为n型多晶硅，所述n型硅部与所述n型多晶硅连接；
16、在所述第一保护部以及所述第二保护部上形成隔离介质层；
17、在所述隔离介质层上形成间隔且同层设置的栅极金属层和源极金属层，所述栅极金属层位于所述栅极区域并与所述静电保护结构的一端连接，所述源极金属层位于所述源极区域并与所述静电保护结构的另一端连接。
18、在一些实施例中，所述对位于所述保护区域的所述多晶硅层进行第一导体化处理，形成至少一个第一保护部，对部分所述第一保护部进行第二导体化处理，形成至少两个间隔设置的第二保护部中，还包括：对所述第一保护部以及所述第二保护部进行退火处理。
19、在一些实施例中，所述提供衬底，所述衬底具有栅极区域、源极区域以及设置于所述栅极区域以及所述源极区域之间的保护区域之后，所述在所述衬底上形成多晶硅层之前，还包括：
20、在所述保护区域上形成氧化层。
21、在一些实施例中，所述在所述保护区域上形成氧化层之后，还包括：
22、在所述氧化层上形成氮化硅层。
23、本申请提供一种带静电保护结构的mosfet器件及其制备方法，带静电保护结构的mosfet器件包括衬底、静电保护结构、隔离介质层、栅极金属层和源极金属层，衬底具有栅极区域、源极区域以及设置于栅极区域以及源极区域之间的保护区域；静电保护结构包括至少一个第一保护部以及至少两个第二保护部，第一保护部与第二保护部交替设置位于衬底的保护区域上，第一保护部和第二保护部中的一者为p型多晶硅，第一保护部和第二保护部中的另一者为n型多晶硅；隔离介质层设置于静电保护结构上；栅极金属层和源极金属层间隔且同层设置于隔离介质层上，栅极金属层位于栅极区域并与静电保护结构的一端连接，源极金属层位于源极区域并与静电保护结构的另一端连接，以提高器件的静电防护性能。
本文档来自技高网...【技术保护点】
1.一种带静电保护结构的MOSFET器件，其特征在于，包括：
2.根据权利要求1所述的带静电保护结构的MOSFET器件，其特征在于，每两相邻的所述第一保护部之间的距离大于1μm。
3.根据权利要求1所述的带静电保护结构的MOSFET器件，其特征在于，每两相邻的所述第二保护部之间的距离大于1μm。
4.根据权利要求1所述的带静电保护结构的MOSFET器件，其特征在于，所述静电保护结构还包括氧化层和氮化硅层，所述氧化层以及所述氮化硅层依次层叠设置于所述衬底的所述保护区域上，每一所述第一保护部以及每一所述第二保护部设置于所述氮化硅层上。
5.根据权利要求1所述的带静电保护结构的MOSFET器件，其特征在于，所述带静电保护结构的MOSFET器件还包括设置于所述衬底远离所述栅极金属层的一面的背金属层。
6.根据权利要求1所述的带静电保护结构的MOSFET器件，其特征在于，所述隔离介质层具有沟槽，所述沟槽贯穿所述隔离介质层并延伸入所述静电保护结构的另一端，连接部填充于所述沟槽中以导通所述源极金属层以及所述静电保护结构。
8.根据权利要求7所述的带静电保护结构的MOSFET器件的制备方法，其特征在于，所述对位于所述保护区域的所述多晶硅层进行第一导体化处理，形成至少一个第一保护部，对部分所述第一保护部进行第二导体化处理，形成至少两个间隔设置的第二保护部中，还包括：对所述第一保护部以及所述第二保护部进行退火处理。
9.根据权利要求7所述的带静电保护结构的MOSFET器件的制备方法，其特征在于，所述提供衬底，所述衬底具有栅极区域、源极区域以及设置于所述栅极区域以及所述源极区域之间的保护区域之后，所述在所述衬底上形成多晶硅层之前，还包括：
10.根据权利要求9所述的带静电保护结构的MOSFET器件的制备方法，其特征在于，所述在所述保护区域上形成氧化层之后，还包括：
...【技术特征摘要】
1.一种带静电保护结构的mosfet器件，其特征在于，包括：
2.根据权利要求1所述的带静电保护结构的mosfet器件，其特征在于，每两相邻的所述第一保护部之间的距离大于1μm。
3.根据权利要求1所述的带静电保护结构的mosfet器件，其特征在于，每两相邻的所述第二保护部之间的距离大于1μm。
4.根据权利要求1所述的带静电保护结构的mosfet器件，其特征在于，所述静电保护结构还包括氧化层和氮化硅层，所述氧化层以及所述氮化硅层依次层叠设置于所述衬底的所述保护区域上，每一所述第一保护部以及每一所述第二保护部设置于所述氮化硅层上。
5.根据权利要求1所述的带静电保护结构的mosfet器件，其特征在于，所述带静电保护结构的mosfet器件还包括设置于所述衬底远离所述栅极金属层的一面的背金属层。
6.根据权利要求1所述的带静电保护结构的mosfet器件，其特征在于，所述隔离介质层具有沟槽，所述沟槽贯穿所述隔离介质层并延伸入所述静电保护结构的...
【专利技术属性】
技术研发人员：杨天翠，李伟聪，姜春亮，
申请(专利权)人：深圳市威兆半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。