【技术实现步骤摘要】
本申请涉及半导体，具体涉及一种屏蔽栅沟槽型mosfet器件及其制备方法。
技术介绍
1、屏蔽栅沟槽型金氧半场效晶体管器件(shield gate trenchmetal-oxide-semiconductor field-effect transistor，sgt mosfet)是一种新型的功率半导体器件，作为一种中低压功率器件的代表，因拥有传统深沟槽mos管的低导通电阻（损耗低）的优点，同时具有更低的开关损耗，目前被广泛应用于手机快充、电机驱动，逆变器及电源管理系统等领域。
2、现有的sgt mosfet的沟槽为条形结构设计，且元胞集成度不高，而随着器件深度较深和面积的增加，导致晶圆容易出现严重的翘曲，影响了器件的电性良率。
技术实现思路
1、鉴于此，本申请提供一种屏蔽栅沟槽型mosfet器件及其制备方法，以提高器件的抗翘曲性能。
2、本申请提供一种屏蔽栅沟槽型mosfet器件，包括：
3、衬底；
4、外延层，所述外延层具有至少一沟槽，每一所述沟槽至少包括一第一凹槽、一第二凹槽以及一第三凹槽，所述第一凹槽与所述第三凹槽间隔设置且均沿第一方向延伸，第二方向与所述第一方向垂直设置，所述第二凹槽沿第二方向延伸，所述第一凹槽与所述第三凹槽之间通过所述第二凹槽连通；
5、氧化层、栅极多晶硅和源极多晶硅，均设置于所述沟槽中，所述栅极多晶硅设置于所述源极多晶硅的两侧，所述氧化层设置于所述栅极多晶硅与所述源极多晶硅之间以及所述栅极多晶硅
6、在一些实施例中，所述源极多晶硅包括第一多晶硅和第二多晶硅，所述第一多晶硅位于所述第一凹槽以及所述第三凹槽，所述第二多晶硅位于所述第二凹槽中，位于所述第一凹槽中的所述第二多晶硅与位于所述第三凹槽中的所述第二多晶硅之间通过位于所述第二凹槽中的所述第二多晶硅连接。
7、在一些实施例中，所述栅极多晶硅包括第一栅极部和第二栅极部，所述第一栅极部位于所述第一凹槽以及所述第三凹槽中且位于所述第一多晶硅背离所述第二多晶硅的一面，所述第二栅极部位于所述第一凹槽、所述第二凹槽以及所述第三凹槽中，设置于所述第一凹槽以及所述第三凹槽中的所述第二栅极部位于所述第一多晶硅靠近所述第二多晶硅的一侧，位于所述第二凹槽中的所述第二栅极部位于所述第二多晶硅的两侧，位于所述第一凹槽中的所述第二栅极部与位于所述第三凹槽中的所述第二栅极部之间通过位于所述第二凹槽中的所述第二栅极部连接。
8、在一些实施例中，所述屏蔽栅沟槽型mosfet器件还包括源区和体区，所述体区与所述源区层叠设置于所述外延层未设置有所述沟槽的区域上。
9、在一些实施例中，所述屏蔽栅沟槽型mosfet器件还包括第一接触槽以及第二接触槽，所述第一接触槽以及所述第二接触槽贯穿所述源体区并延伸入所述体区，所述第一接触槽位于所述第一凹槽以及所述第三凹槽背离所述第二凹槽的一侧，所述第一接触槽沿所述第一方向延伸，所述第二接触槽位于所述第一凹槽以及所述第三凹槽靠近所述第二凹槽的一侧。
10、在一些实施例中，所述屏蔽栅沟槽型mosfet器件还包括依次层叠设置于所述外延层、所述氧化层、所述栅极多晶硅以及源极多晶硅上的介质层以及源极金属。
11、本申请还提供一种屏蔽栅沟槽型mosfet器件的制备方法，用于制备如上所述的屏蔽栅沟槽型mosfet器件，包括：
12、在衬底上形成外延层；
13、对所述外延层进行蚀刻，以形成沟槽，每一所述沟槽至少包括一第一凹槽、一第二凹槽以及一第三凹槽，所述第一凹槽与所述第三凹槽间隔设置且均沿第一方向延伸，第二方向与所述第一方向垂直设置，所述第二凹槽沿第二方向延伸，所述第一凹槽与所述第三凹槽之间通过所述第二凹槽连通；
14、在所述沟槽中形成氧化层、栅极多晶硅以及源极多晶硅，所述栅极多晶硅设置于所述源极多晶硅的两侧，所述氧化层设置于所述栅极多晶硅与所述源极多晶硅之间以及所述栅极多晶硅与所述沟槽的侧壁之间，所述栅极多晶硅以及所述源极多晶硅远离所述沟槽的槽底的表面与所述沟槽的槽口平齐设置。
15、在一些实施例中，所述在所述沟槽中形成氧化层、栅极多晶硅以及源极多晶硅中，包括：
16、在所述外延层上依次沉积场氧化层以及源极多晶硅材料层；
17、对源极多晶硅材料层以及所述场氧化层进行回刻处理，直至所述源极多晶硅材料背离衬底的表面以及所述场氧化层背离衬底的表面均与所述沟槽的槽口平齐，形成源极多晶硅以及场氧；
18、对位于所述源极多晶硅的侧面与所述沟槽的侧壁之间的部分所述场氧进行蚀刻形成凹陷部，所述凹陷部与所述源极多晶硅间隔设置；
19、对所述沟槽的侧壁的所述外延层进行部分氧化形成栅氧层；
20、在所述凹陷部中设置栅极多晶硅材料层，并进行回刻处理直至所述栅极多晶硅材料层远离所述衬底的表面与所述沟槽的槽口平齐，以形成栅极多晶硅，所述栅氧层和所述场氧构成氧化层。
21、在一些实施例中，所述在所述沟槽中形成氧化层、栅极多晶硅以及源极多晶硅之后，还包括：
22、对所述外延层背离所述衬底的一面进行第一次离子注入处理，以形成体区。
23、在一些实施例中，所述对所述外延层背离所述衬底的一面进行第一次离子注入处理，以形成体区之后，还包括：
24、对所述源区背离所述衬底的一面进行第二次离子注入处理，以形成源区。
25、本申请提供一种屏蔽栅沟槽型mosfet器件及其制备方法，屏蔽栅沟槽型mosfet器件包括衬底、外延层、氧化层、栅极多晶硅和源极多晶硅；外延层具有至少一沟槽，每一沟槽至少包括一第一凹槽、一第二凹槽以及一第三凹槽，第一凹槽与第三凹槽间隔设置且均沿第一方向延伸，第二方向与第一方向垂直设置，第二凹槽沿第二方向延伸，第一凹槽与第三凹槽之间通过第二凹槽连通；氧化层、栅极多晶硅和源极多晶硅均设置于沟槽中，栅极多晶硅设置于源极多晶硅的两侧，氧化层设置于栅极多晶硅与源极多晶硅之间以及栅极多晶硅与沟槽的侧壁之间，栅极多晶硅以及源极多晶硅远离沟槽的槽底的表面与沟槽的槽口平齐设置，通过将沟槽设置为主要由第一凹槽、第二凹槽以及第三凹槽构成，且将第二凹槽与第一凹槽以及第三凹槽设置成垂直设置，以使得受到的应力可以分散，避免应力过于集中，而导致器件出现翘曲的风险，即提高器件的抗翘曲性能。
本文档来自技高网...【技术保护点】
1.一种屏蔽栅沟槽型MOSFET器件，其特征在于，包括：
2.根据权利要求1所述的屏蔽栅沟槽型MOSFET器件，其特征在于，所述源极多晶硅包括第一多晶硅和第二多晶硅，所述第一多晶硅位于所述第一凹槽以及所述第三凹槽，所述第二多晶硅位于所述第二凹槽中，位于所述第一凹槽中的所述第二多晶硅与位于所述第三凹槽中的所述第二多晶硅之间通过位于所述第二凹槽中的所述第二多晶硅连接。
3.根据权利要求2所述的屏蔽栅沟槽型MOSFET器件，其特征在于，所述栅极多晶硅包括第一栅极部和第二栅极部，所述第一栅极部位于所述第一凹槽以及所述第三凹槽中且位于所述第一多晶硅背离所述第二多晶硅的一面，所述第二栅极部位于所述第一凹槽、所述第二凹槽以及所述第三凹槽中，设置于所述第一凹槽以及所述第三凹槽中的所述第二栅极部位于所述第一多晶硅靠近所述第二多晶硅的一侧，位于所述第二凹槽中的所述第二栅极部位于所述第二多晶硅的两侧，位于所述第一凹槽中的所述第二栅极部与位于所述第三凹槽中的所述第二栅极部之间通过位于所述第二凹槽中的所述第二栅极部连接。
4.根据权利要求1所述的屏蔽栅沟槽型MOSFET
5.根据权利要求4所述的屏蔽栅沟槽型MOSFET器件，其特征在于，所述屏蔽栅沟槽型MOSFET器件还包括第一接触槽以及第二接触槽，所述第一接触槽以及所述第二接触槽贯穿所述源区并延伸入所述体区，所述第一接触槽位于所述第一凹槽以及所述第三凹槽背离所述第二凹槽的一侧，所述第一接触槽沿所述第一方向延伸，所述第二接触槽位于所述第一凹槽以及所述第三凹槽靠近所述第二凹槽的一侧。
6.根据权利要求1所述的屏蔽栅沟槽型MOSFET器件，其特征在于，所述屏蔽栅沟槽型MOSFET器件还包括依次层叠设置于所述外延层、所述氧化层、所述栅极多晶硅以及源极多晶硅上的介质层以及源极金属。
7.一种屏蔽栅沟槽型MOSFET器件的制备方法，用于制备如权利要求1-6任一项所述的屏蔽栅沟槽型MOSFET器件，其特征在于，包括：
8.根据权利要求7所述的屏蔽栅沟槽型MOSFET器件的制备方法，其特征在于，所述在所述沟槽中形成氧化层、栅极多晶硅以及源极多晶硅中，包括：
9.根据权利要求7所述的屏蔽栅沟槽型MOSFET器件的制备方法，其特征在于，所述在所述沟槽中形成氧化层、栅极多晶硅以及源极多晶硅之后，还包括：
10.根据权利要求9所述的屏蔽栅沟槽型MOSFET器件的制备方法，其特征在于，所述对所述外延层背离所述衬底的一面进行第一次离子注入处理，以形成体区之后，还包括：
...【技术特征摘要】
1.一种屏蔽栅沟槽型mosfet器件，其特征在于，包括：
2.根据权利要求1所述的屏蔽栅沟槽型mosfet器件，其特征在于，所述源极多晶硅包括第一多晶硅和第二多晶硅，所述第一多晶硅位于所述第一凹槽以及所述第三凹槽，所述第二多晶硅位于所述第二凹槽中，位于所述第一凹槽中的所述第二多晶硅与位于所述第三凹槽中的所述第二多晶硅之间通过位于所述第二凹槽中的所述第二多晶硅连接。
3.根据权利要求2所述的屏蔽栅沟槽型mosfet器件，其特征在于，所述栅极多晶硅包括第一栅极部和第二栅极部，所述第一栅极部位于所述第一凹槽以及所述第三凹槽中且位于所述第一多晶硅背离所述第二多晶硅的一面，所述第二栅极部位于所述第一凹槽、所述第二凹槽以及所述第三凹槽中，设置于所述第一凹槽以及所述第三凹槽中的所述第二栅极部位于所述第一多晶硅靠近所述第二多晶硅的一侧，位于所述第二凹槽中的所述第二栅极部位于所述第二多晶硅的两侧，位于所述第一凹槽中的所述第二栅极部与位于所述第三凹槽中的所述第二栅极部之间通过位于所述第二凹槽中的所述第二栅极部连接。
4.根据权利要求1所述的屏蔽栅沟槽型mosfet器件，其特征在于，所述屏蔽栅沟槽型mosfet器件还包括源区和体区，所述体区与所述源区层叠设置于所述外延层未设置有所述沟槽的区域上。
5.根据权利要求4所述的屏蔽栅沟...
【专利技术属性】
技术研发人员：杨天翠，李伟聪，姜春亮，
申请(专利权)人：深圳市威兆半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。