构造晶片浅沟道隔离槽的方法技术

本发明专利技术公开了一种构造晶片浅沟道隔离槽的方法，所述晶片包括单晶硅构成的硅基底，以及硅基底的上表面按照预定的图样依次覆盖的衬垫氧化物层和氮化硅层，该方法包括如下步骤：Ａ、将所述晶片置于反应室内，对所述晶片未被衬垫氧化物层和氮化硅层覆盖的硅基底区域进行蚀刻，构造出浅沟道隔离槽的结构；Ｂ、对所述氮化硅层进行各向同性蚀刻，使得氮化硅层在水平方向上退后预定距离，使得浅沟道隔离槽侧壁的边角暴露出来；对晶片未被衬垫氧化物层和氮化硅层覆盖的硅基底区域的表面进行等离子体处理；Ｃ、对所述晶片未被衬垫氧化物层和氮化硅层覆盖的硅基底区域进行表面氧化处理。本发明专利技术方案可以有效地增加浅沟道隔离槽边角的曲率半径。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路设计与制造
，特别涉及一种构造晶片浅沟道 隔离槽的方法。
技术介绍
在半导体集成电路制造过程中，常常需要在晶片上通过蚀刻的方式生成浅沟道隔 离槽(STI)结构。如图1所示，硅基底101由单晶硅构成，单晶硅又称作活动区域(Active Area,AA) 0硅基底101的上表面中央的凹陷部分为蚀刻形成的浅沟道隔离槽。在浅沟道隔 离槽两个侧壁与硅基底101形成边角102，即图1中虚线圆圈中的部分。图2示出了现有技术中的浅沟道隔离槽蚀刻过程。浅沟道隔离槽蚀刻前的晶片横 截面如图4所示，晶片的硅基底101上表面通过在先的图样转印过程处理后，按照预先确定 的图样覆盖衬垫氧化物层103，在衬垫氧化物103之上是氮化硅层104。该流程具体包括如 下步骤步骤201 将所述晶片置于反应室内，对晶片进行单晶硅蚀刻，蚀刻反应发生在没 有被衬垫氧化物层103以及氮化硅层104覆盖的硅基底区域，构造出浅沟道隔离槽的结构， 蚀刻后的横截面如图5所示。衬垫氧化物层103由氧化硅构成，典型厚度为1150埃；氮化 硅层104的典型厚度是110埃。图5中仅示出一个浅沟道隔离槽结构，实际上硅基底101 的上表面可能按照一定的间隔分布多个浅沟道隔离槽结构，下同。步骤202 对氮化硅层104进行各向同性蚀刻，使得氮化硅层104在水平方向上退 后一定距离，从而暴露出浅沟道隔离槽侧壁的边角。步骤203 对晶片的浅沟道隔离槽内壁进行表面氧化处理。具体做法就是向反应 室内通入氧气，氧气会与暴露出来的硅基底101表面上的单晶硅发生反应，生成氧化硅层。通过对比实验可以发现，该边角的曲率半径对于最终制成的半导体集成电路的性 能具有明显的关联，并且曲率半径较大的情况下，最终制成的半导体集成电路具有较好的 性能。这是因为1、边角曲率半径较大时，可以抑制电压的场强在边角处聚集，从而抑制边 角处的寄生晶体管效应(ParasticTransistor Effect)。2、边角曲率半径较大时，在边角处 覆盖的栅极氧化物的厚度要明显大于边角曲率半径较小时的情况，从而也可以抑制边角处 的寄生晶体管效应。3、较大的边角曲率半径可以增加晶片上相邻浅沟道隔离槽之间的单晶 硅侧壁的有效厚度，这样可以增加半导体器件的驱动电流。随着半导体集成电路关键尺寸(Critical Dimensions，CD)越来越小，浅沟道隔离 槽的边角区域在整个单晶硅侧壁宽度占得比重也越来越大。这表明对于浅沟道隔离槽的边 角的处理也越发显得重要。现有的晶片加工过程中缺乏对浅沟道隔离槽边角区域的处理， 因此其边角区域的曲率半径往往小于理想取值。
技术实现思路
有鉴于此，本专利技术的目的在于，提出一种，能够有效地增加浅沟道隔离槽边角的曲率半径，从而提高最终制成的半导体集成电路的性能。所述晶片包括单晶硅构成的硅基底，以及硅基底的上表面按照预定的图样依次覆 盖的衬垫氧化物层和氮化硅层，该方法包括如下步骤A、将所述晶片置于反应室内，对所述晶片未被衬垫氧化物层和氮化硅层覆盖的硅 基底区域进行蚀刻，构造出浅沟道隔离槽的结构；B、对所述氮化硅层进行各向同性蚀刻，使得氮化硅层在水平方向上退后预定距 离，使得浅沟道隔离槽侧壁的边角暴露出来；然后对晶片未被衬垫氧化物层和氮化硅层覆 盖的硅基底区域的表面进行等离子体处理；C、对所述晶片未被衬垫氧化物层和氮化硅层覆盖的硅基底区域进行表面氧化处理。从以上技术方案可以看出，在对晶片进行表面氧化处理之前，对硅基底表面进行 等离子体处理，使得表面的单晶硅转变为多晶硅，增加其氧化反应的速度，从而可以获得较 大的边角曲率半径。附图说明图1为晶片上的浅沟道隔离槽及其边角的示意图；图2为现有技术中的构造晶片浅沟道隔离槽的流程图；图3为本专利技术实施例提出的构造晶片浅沟道隔离槽的流程图；图4为本专利技术实施例以及现有技术中对晶片进行硅基底蚀刻前的晶片横截面示 意图；图5为本专利技术实施例以及现有技术中对晶片进行硅基底蚀刻后的晶片横截面示 意图；图6为本专利技术实施例步骤302至步骤303处理过程中晶片的横截面示意图；图7为本专利技术实施例步骤304之后的晶片横截面示意图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面结合附图对本专利技术作进一步 的详细阐述。本专利技术实施例工艺流程所要处理的晶片的横截面如图4所示。所述晶片通过在先 工艺的处理，包括单晶硅构成的硅基底101，以及硅基底的上表面按照预定的图样依次覆盖 的衬垫氧化物层103和氮化硅层104。本专利技术实施例提出的构造晶片浅沟道隔离槽的流程 如图3所示，包括如下步骤步骤301 将所述晶片置于反应室内，对晶片未被衬垫氧化物层103和氮化硅层 104覆盖的硅基底区域进行蚀刻，构造出浅沟道隔离槽的结构，其横截面如图5所示。在硅 基底101未被蚀刻部分的上表面覆盖衬垫氧化物层103，在衬垫氧化物103之上是氮化硅 层104。衬垫氧化物层103由氧化硅构成，典型厚度为1150埃；氮化硅层104的典型厚度 是110埃。图5中仅示出一个浅沟道隔离槽结构，实际上硅基底101的上表面可能按照一 定的间隔分布多个浅沟道隔离槽结构，下同。步骤302 对氮化硅层104进行各向同性蚀刻，使得氮化硅层104在水平方向上退后一定距离，使得浅沟道隔离槽侧壁的边角暴露出来。后退的距离可以是60埃至90埃，较 佳地，后退距离为75埃。该步骤处理后的晶片横截面如图6所示。步骤303 对硅基底101未被衬垫氧化物层和氮化硅层覆盖的区域表面进行等离 子体处理。具体做法是向反应室内通入反应气体，反应气体中包含四氟化碳CF4，直到反应 室内气体压强为5mT(毫特斯拉)至15mT。较佳地，气体压强为10mT。然后将气体电离形 成等离子体，并对反应室施加垂直向下方向的电压，电压为80伏到120伏，较佳地，电压为 100伏。图5中的垂直方向的箭头示出了电压方向。电压持续时间为5秒至15秒，较佳地， 持续时间为10秒。经过等离子体处理后，包括浅沟道隔离槽边角以及浅沟道隔离槽内壁在内的暴露 于反应气体中的硅基底101表面一定厚度的单晶硅的晶体结构发生改变，从单晶硅结构变 成多晶硅结构。步骤304 对晶片进行表面氧化处理。具体做法就是向反应室内通入氧气，氧气会 与未被衬垫氧化物层103和氮化硅层104覆盖的硅基底区域表面上的硅发生反应，生成氧化硅层。本步骤处理后的晶片横截面如图7所示。在浅沟道隔离槽结构的表面生成了一层 氧化硅层，该氧化硅层与原先的衬垫氧化物层103的成分一致，并且是连续分布，故不再区 分而统称为氧化硅层103。由于在步骤303中进行了等离子体处理，使得暴露出来的硅基底101的表面一定 厚度的单晶硅变成了多晶硅。而多晶硅与氧气的反应速率要大于单晶硅与氧气的反应速 率。因此在步骤304中的表面氧化过程中，氧化反应的速率要大于现有技术中氧化反应的 速率，反应后形成的边角的曲率半径就会增大。专利技术人通过进行对比实验，对于四批晶片分别采用现有技术以及本专利技术实施例提 出的浅沟道隔离槽构造方法进行处理，结果发现采用现有技术处理的晶片浅沟道隔离槽 边角的曲率半径分别为130埃、123埃、96埃和122埃，而采用本专利技术实施例方法处理的晶 片浅沟道隔离槽边角的曲率半径分别为157埃、本文档来自技高网...

【技术保护点】
一种构造晶片浅沟道隔离槽的方法，所述晶片包括单晶硅构成的硅基底，以及硅基底的上表面按照预定的图样依次覆盖的衬垫氧化物层和氮化硅层，该方法包括如下步骤：Ａ、将所述晶片置于反应室内，对所述晶片未被衬垫氧化物层和氮化硅层覆盖的硅基底区域进行蚀刻，构造出浅沟道隔离槽的结构；Ｂ、对所述氮化硅层进行各向同性蚀刻，使得氮化硅层在水平方向上退后预定距离，使得浅沟道隔离槽侧壁的边角暴露出来；Ｃ、对所述晶片未被衬垫氧化物层和氮化硅层覆盖的硅基底区域进行表面氧化处理；其特征在于，在所述步骤Ｂ和步骤Ｃ之间，进一步包括：对晶片未被衬垫氧化物层和氮化硅层覆盖的硅基底区域的表面进行等离子体处理。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓永平，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：11[中国|北京]