N型埋沟碳化硅LDMOS器件及其制作方法技术

本发明专利技术公开了一种N型埋沟碳化硅LDMOS器件及其制作方法。所述N型埋沟碳化硅LDMOS器件，包括外延层，所述外延层内形成有体区和漂移区，所述漂移区内形成有漏极接触区，体区内形成有源区注入区、源极接触区、沟道区和埋层，埋层位于栅下区域的沟道区内，所述埋层位于所述外延层的第一表面下方0.6

【技术实现步骤摘要】
N型埋沟碳化硅LDMOS器件及其制作方法


[0001]本专利技术涉及一种LDMOS器件，特别涉及一种N型埋沟碳化硅LDMOS器件及其制作方法，属于半导体


技术介绍

[0002]碳化硅作为一种宽禁带半导体，具备很多优异的性能，比如热导率很高，击穿场强高，器件的物理稳定性和可靠性较好，且具有很强的抗辐射能力。与此同时，其耐高温，耐高压，高频率和大功率等特点在提高效率和耐压等方面具有优势，目前碳化硅功率器件被广泛布局在各个产业链。
[0003]但不同于传统硅功率器件的制作工艺，碳化硅功率器件不能直接在碳化硅单晶材料上制作，需要在导通型单晶衬底上额外生长高质量的外延层，继而在外延层上制作各类器件。碳化硅外延层的表面粗糙度难以控制在很小的范围，所以其对界面附近的载流子输运造成极大的影响，埋沟设计则能很好的避免碳化硅的这个缺点带来的影响，现有技术中公开的一种碳化硅MOSFET器件的结构如图1所示。

技术实现思路

[0004]本专利技术的主要目的在于提供一种N型埋沟碳化硅LDMOS器件及其制作方法，以克服现有技术中的不足。
[0005]为实现前述专利技术目的，本专利技术采用的技术方案包括：
[0006]本专利技术实施例提供了一种N型埋沟碳化硅LDMOS器件，包括：
[0007]外延层，所述外延层设置在衬底上，所述外延层内形成有体区和漂移区，所述漂移区内形成有漏极接触区，所述体区内形成有源区注入区、源极接触区、沟道区和埋层，所述埋层位于栅下区域的沟道区内，且在器件的纵向方向上，所述埋层位于所述外延层的第一表面下方0.6
‑
0.9μm的区域；
[0008]栅极，沿器件的纵向方向设置在所述外延层上方；
[0009]场板，沿器件的纵向方向设置在所述漂移区上方；
[0010]第一金属层和第二金属层，沿器件的纵向方向设置在所述外延层上方，所述衬底、体区、源区注入区、源极接触区以及场板还与所述第一金属层连接，所述漏极接触区还与所述第二金属层连接。
[0011]本专利技术实施例还提供了所述的N型埋沟碳化硅LDMOS器件的制作方法，包括：
[0012]提供碳化硅衬底和碳化硅外延层，所述外延层沿器件的纵向方向层叠设置在所述衬底上；
[0013]在所述外延层的第一表面的栅下区域形成栅氧层；
[0014]采用离子注入和/或热扩散的方式在所述碳化硅外延层内加工形成体区，采用离子注入和/或热扩散的方式在所述体区内加工形成沟沟道区和埋层，且使所述沟道区位于栅下区域，所述埋层位于所述沟道区内，并控制所述埋层于所述碳化硅外延层内的深度为
0.6
‑
0.9μm，并于第一温度对所述碳化硅外延层进行退火处理，退火处理的时间为15
‑
30min；
[0015]在所述栅氧层上制作栅极；
[0016]采用离子注入和/或热扩散的方式在所述碳化硅外延层内加工形成漂移区、在所述漂移区内加工形成漏极接触区、在所述体区内加工形成源区注入区和源极接触区，并于第二温度对所述碳化硅外延层进行二次退火处理，二次退火处理的时间为10
‑
30s，且使所述第二温度低于所述第一温度；
[0017]制作场板，所述场板的部分位于所述漂移区和栅极上方，
[0018]制作第一金属层和第二金属层，且使所述第一金属层与所述体区、源区注入区、源极接触区、场板以及碳化硅衬底连接，所述第二金属层与漏极接触区连接；
[0019]在所述碳化硅衬底背对碳化硅外延层的区域形成背面接触区，且使所述背面接触区与所述第一金属层连接；其中，所述碳化硅衬底、碳化硅外延层、漏极接触区、源区注入区、沟道区、漂移区为第一掺杂类型，所述源极接触区、体区、背面接触区为第二掺杂类型。
[0020]与现有技术相比，本专利技术实施例提供的一种N型埋沟碳化硅LDMOS器件，在广泛运用的N型SiC衬底上，制作射频LDMOS器件，同时引入埋沟设计，改善了器件的电场分布，减小了表面态对载流子的输运影响，解决了N型衬底普遍迁移率较低的问题，进而提高了体迁移率和器件的反应速度。
附图说明
[0021]图1是现有技术中公开的一种碳化硅MOSFET器件的结构示意图；
[0022]图2是本专利技术一典型试试啊实施例提供了一种N型埋沟碳化硅LDMOS器件的结构示意图；
[0023]图3是本专利技术一典型试试啊实施例提供了一种N型埋沟碳化硅LDMOS器件的制作流程示意图。
具体实施方式
[0024]鉴于现有技术中的不足，本案专利技术人经长期研究和大量实践，得以提出本专利技术的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
[0025]SiC是重要的宽禁带半导体材料，在功率半导体器件中有重要的应用。然而，由于导带边缘附近的大量界面态，其器件场效应迁移率仅为
‑
30cm2/V％uB7s，比其体材料迁移率低约2个数量级，这极大地限制了SiC器件的性能。SiC/SiO2界面态密度比经典的Si/SiO2界面态密度高2倍以上。
[0026]本专利技术实施例提出了一种N型埋沟碳化硅LDMOS器件结构和制作方法，目前市场主要有以埋沟碳化硅MOSFET器件产品为主。在低压领域，主要应用在消费电子比如电源；在中压领域，主要应用于汽车电子和轨道交通，电网系统等；在高压领域，还未有成熟产品的推出。
[0027]本专利技术实施例提出了一种N型埋沟碳化硅LDMOS器件结构和制作方法，通过在SiC衬底上制造LDMOS器件的基础上改变沟道内结构，使沟道远离衬底表面，降低SiC衬底表面粗糙度对界面和近界面处的载流子输运的影响，改善SiC器件普遍载流子迁移率低的问题，
起到提高碳化硅射频功率器件增益和响应速度的作用。
[0028]本专利技术实施例提供了一种N型埋沟碳化硅LDMOS器件，包括：
[0029]外延层，所述外延层设置在衬底上，所述外延层内形成有体区和漂移区，所述漂移区内形成有漏极接触区，所述体区内形成有源区注入区、源极接触区、沟道区和埋层，所述埋层位于栅下区域的沟道区内，且在器件的纵向方向上，所述埋层位于所述外延层的第一表面下方0.6
‑
0.9μm的区域；
[0030]栅极，沿器件的纵向方向设置在所述外延层上方；
[0031]场板，沿器件的纵向方向设置在所述漂移区上方；
[0032]第一金属层和第二金属层，沿器件的纵向方向设置在所述外延层上方，所述衬底、体区、源区注入区、源极接触区以及场板还与所述第一金属层连接，所述漏极接触区还与所述第二金属层连接。
[0033]在一具体实施方式中，所述埋层的掺杂浓度为1E12～1E13，注入能量50KeV～100keV，Phosphorus，注入能量越大，注入的深度也会越深，当然不同的N型的扩散能力也会不一样。
[0034]在一具体实施方式中，所述体区与漂移区于器件的横向方向上相邻接，且所述体区与漂移区的顶部表面与所述外延本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种N型埋沟碳化硅LDMOS器件，其特征在于，包括：外延层，所述外延层设置在衬底上，所述外延层内形成有体区和漂移区，所述漂移区内形成有漏极接触区，所述体区内形成有源区注入区、源极接触区、沟道区和埋层，所述埋层位于栅下区域的沟道区内，且在器件的纵向方向上，所述埋层位于所述外延层的第一表面下方0.6
‑
0.9μm的区域；栅极，沿器件的纵向方向设置在所述外延层上方；场板，沿器件的纵向方向设置在所述漂移区上方；第一金属层和第二金属层，沿器件的纵向方向设置在所述外延层上方，所述衬底、体区、源区注入区、源极接触区以及场板还与所述第一金属层连接，所述漏极接触区还与所述第二金属层连接。2.根据权利要求1所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述埋层的掺杂浓度为1E12～1E13。3.根据权利要求1所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述体区与漂移区于器件的横向方向上相邻接，且所述体区与漂移区的顶部表面与所述外延层的第一表面齐平；和/或，所述源区注入区与源极接触区于器件的横向方向上相邻接，且所述源区注入区与源极接触区的顶部表面与所述体区的顶部表面齐平，所述源区注入区与源极接触区的掺杂类型不同；和/或，所述漏极接触区的顶部表面与所述漂移区的顶部表面齐平；和/或，所述体区与漂移区是通过对所述外延层进行离子注入和/或热扩散形成的，所述源区注入区与源极接触区是通过对所述体区进行离子注入和/或热扩散形成的，所述漏极接触区是通过对所述漂移区进行离子注入和/或热扩散形成的。4.根据权利要求1所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述栅极设置在栅氧层上，所述栅氧层设置在所述外延层的第一表面；和/或，所述栅极的部分还对应设置在所述源区注入区、漂移区的上方。5.根据权利要求1所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述场板的部分还对应设置在所述栅极的上方。6.根据权利要求1所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述衬底经第一电连接结构、第二电连接结构与所述第一金属层连接，所述体区经所述第二电连接结构与所述第一金属层连接，所述源区注入区、源极接触区还经第三电连接结构与所述第一金属层连接，所述场板经还经第五电连接结构与所述第一金属层连接，所述漏极接触区还经第四电连接结构与所述第二金属层连接。7.根据权利要求6所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述外延层上还设置有介质层，所述第一金属层和第二金属层设置在所述介质层上，所述第二电连接结构、第三电连接结构、第四电连接结构、第五电连接结构均包括设置在所述介质层的导电通孔；和/或，...

【专利技术属性】
技术研发人员：李若楠，
申请(专利权)人：苏州华太电子技术股份有限公司，
类型：发明
国别省市：