半导体器件及其形成方法技术

器件包括衬底上方的纳米结构的第一垂直堆叠件、衬底上方的纳米结构的第二垂直堆叠件、邻接纳米结构的第一垂直堆叠件的第一源极/漏极区域、邻接纳米结构的第二垂直堆叠件的第二源极/漏极区域、环绕第一垂直堆叠件的纳米结构的第一栅极结构、环绕第二垂直堆叠件的纳米结构的第二栅极结构、位于第一和第二源极/漏极区域上方的介电层，以及从介电层的上表面延伸至第一和第二源极/漏极区域的上表面下方的水平的隔离结构，该隔离结构位于第一源极/漏极区域和第二源极/漏极区域之间。本申请的实施例还涉及半导体器件及其形成方法。的实施例还涉及半导体器件及其形成方法。的实施例还涉及半导体器件及其形成方法。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本申请的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数级增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都比上一代具有更小且更复杂的电路。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小已经增加了处理和制造IC的复杂性。

技术实现思路

[0003]本申请的一些实施例提供了一种半导体器件，包括：纳米结构的第一垂直堆叠件，位于衬底上方；纳米结构的第二垂直堆叠件，位于所述衬底上方；第一源极/漏极区域，邻接所述纳米结构的所述第一垂直堆叠件；第二源极/漏极区域，邻接所述纳米结构的所述第二垂直堆叠件；第一栅极结构，环绕所述第一垂直堆叠件的纳米结构；第二栅极结构，环绕所述第二垂直堆叠件的纳米结构；介电层，位于所述第一源极/漏极区域和所述第二源极/漏极区域上方，以及隔离结构，从所述介电层的上表面延伸至所述第一源极/漏极区域和所述第二源极/漏极区域的上表面下方的水平，所述隔离结构位于所述第一源极/漏极区域和所述第二源极/漏极区域之间。
[0004]本申请的另一些实施例提供了一种半导体器件，包括：纳米结构的第一垂直堆叠件，位于衬底上方；纳米结构的第二垂直堆叠件，位于所述衬底上方；纳米结构的第三垂直堆叠件，位于所述衬底上方；第一源极/漏极区域，邻接所述纳米结构的所述第一垂直堆叠件；第二源极/漏极区域，邻接所述纳米结构的所述第二垂直堆叠件；第三源极/漏极区域，邻接所述纳米结构的所述第三垂直堆叠件；第一栅极结构，环绕所述第一垂直堆叠件的纳米结构；第二栅极结构，环绕所述第二垂直堆叠件的纳米结构；第三栅极结构，环绕所述第三垂直堆叠件的纳米结构；第一隔离结构，与所述第一源极/漏极区域、所述第二源极/漏极区域、所述第一栅极结构和所述第二栅极结构接触；以及第二隔离结构，与所述第二栅极结构和所述第三栅极结构接触，所述第二隔离结构位于所述第二源极/漏极区域和所述第三源极/漏极区域之间并且与所述第二源极/漏极区域和所述第三源极/漏极区域分隔开。
[0005]本申请的又一些实施例提供了一种形成半导体器件的方法，包括：形成纳米结构的第一堆叠件、纳米结构的第二堆叠件和纳米结构的第三堆叠件，所述第一堆叠件、所述第二堆叠件和所述第三堆叠件彼此横向分隔开；形成与所述第一堆叠件接触的第一源极/漏极区域，形成与所述第二堆叠件接触的第二源极/漏极区域，以及形成与所述第三堆叠件接触的第三源极/漏极区域；在所述第一源极/漏极区域、所述第二源极/漏极区域和所述第三源极/漏极区域上方形成介电层；在所述第一堆叠件、所述第二堆叠件和所述第三堆叠件上方形成栅极结构；以及在所述第一源极/漏极区域和所述第二源极/漏极区域之间形成隔离
结构，所述隔离结构从所述介电层的上表面延伸至所述第一源极/漏极区域和所述第二源极/漏极区域上表面的下方的水平。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1A
‑
图1Q是根据本公开的实施例制造的IC器件的部分的示意性顶视图和截面侧视图。
[0008]图2A
‑
图2P是根据本公开的各个方面的处于各个制造阶段的IC器件的中间立体图。
[0009]图3A
‑
图3C是根据本公开的各个方面的处于各个制造阶段的IC器件的中间立体图。
[0010]图4是根据各个实施例的栅极结构的示意性截面侧视图。
[0011]图5是根据各个实施例的方法的流程图。
具体实施方式
[0012]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0013]此外，为了便于描述，本文可以使用诸如“位于
…
下面”、“在
…
下方”、“下部”、“位于
…
上面”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0014]指示相对程度的术语，诸如“约”、“基本上”等，应该被解释为本领域普通技术人员根据当前的技术规范所理解的。
[0015]本专利技术整体涉及半导体器件，并且更具体地涉及场效应晶体管(FET)，诸如平面FET、三维鳍式FET(FinFET)或纳米结构器件。纳米结构器件的示例包括全环栅(GAA)器件、纳米片FET(NSFET)、纳米线FET(NWFET)等。在先进的技术节点中，纳米结构器件之间的有源区间距通常是均匀的，源极/漏极外延结构是对称的，并且金属栅极围绕纳米结构(例如纳米片)的四个侧。由于更大的金属栅极端盖和增加的源极/漏极外延尺寸，栅漏电容(“Cgd”)增加。
[0016]本专利技术的实施例减小了有源区间距，并且改进了集成电路(IC)单元尺寸(例如，高度)的缩放。在一些实施例中，在源极/漏极区域之间形成隔离结构。源极/漏极区域可以指
源极或漏极，单独或共同取决于上下文。在一些实施例中，形成在源极/漏极区域之间的隔离结构对源极/漏极区域进行修整，从而使得修整的源极/漏极区域具有“叉板”形状。在一些实施例中，形成隔离源极/漏极区域、隔离(例如，切断)栅极结构或两者的一个或多个隔离结构。例如，一个隔离结构可以延伸穿过相邻的源极/漏极区域和相邻的栅极结构。
[0017]纳米结构晶体管结构可以通过任何合适的方法图案化。例如，可以使用包括双重图案化或多重图案化工艺的一种或多种光刻工艺对结构进行图案化。通常，双重图案或多重图案工艺结合光刻和自对准工艺，从而允许创建具有例如比使用单个直接光刻工艺可获得的间距更小的间距的图案。例如，在一个实施例中，牺牲层形成在衬底上方并使用光刻工艺图案化。使用自对准工艺在图案化牺牲层旁边形成间隔件。然后去除牺牲层，并且然后可以使用剩余的间隔件来图案化纳米结构晶体管结构。
[0018]图1A
‑
图1Q示出了根据本公开的实施例制造的IC器件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：纳米结构的第一垂直堆叠件，位于衬底上方；纳米结构的第二垂直堆叠件，位于所述衬底上方；第一源极/漏极区域，邻接所述纳米结构的所述第一垂直堆叠件；第二源极/漏极区域，邻接所述纳米结构的所述第二垂直堆叠件；第一栅极结构，环绕所述第一垂直堆叠件的纳米结构；第二栅极结构，环绕所述第二垂直堆叠件的纳米结构；介电层，位于所述第一源极/漏极区域和所述第二源极/漏极区域上方，以及隔离结构，从所述介电层的上表面延伸至所述第一源极/漏极区域和所述第二源极/漏极区域的上表面下方的水平，所述隔离结构位于所述第一源极/漏极区域和所述第二源极/漏极区域之间。2.根据权利要求1所述的半导体器件，其中，所述第一源极/漏极区域具有靠近所述隔离结构的第一垂直侧壁和远离所述隔离结构的第二垂直侧壁，所述第一垂直侧壁在垂直方向上大于所述第二垂直侧壁。3.根据权利要求1所述的半导体器件，其中，所述第一栅极结构和所述第二栅极结构通过所述隔离结构彼此横向分隔开。4.根据权利要求1所述的半导体器件，还包括：壁结构，位于所述第一垂直堆叠件和所述第二垂直堆叠件之间并且直接接触所述第一垂直堆叠件和所述第二垂直堆叠件；其中，所述隔离结构落在所述壁结构上。5.根据权利要求1所述的半导体器件，还包括：隔离区域，位于所述第一垂直堆叠件与所述第二垂直堆叠件之间；其中，所述隔离结构落在所述隔离区域上。6.根据权利要求1所述的半导体器件，还包括：第三源极/漏极区域，邻接所述纳米结构的第一垂直堆叠件，所述第三源极/漏极区域通过所述第一垂直堆叠件与所述第一源极/漏极区域分隔开；第四源极/漏极区域，邻接所述纳米结构的第二垂直堆叠件，所述第四源极/漏极区域通过所述第二垂直堆叠件与所述第二源极/漏极区域分隔开；以及第二隔离结构，从所述介电层的上表面延伸至所述第三源极/漏极区域和所述第四源极/漏极区域的上表面下方的水平，所述第二隔离结构位于所述第三源极/漏极区域和所述第四源极/漏极区域之间，所述第二隔离结构通过所述栅极结构与所述隔离结构分隔开。7.根据权利要求6所述的半导体器件，其中，所述栅...

【专利技术属性】
技术研发人员：游家权，张家豪，江国诚，王志豪，许祝源，陈冠霖，朱熙甯，郑嵘健，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：