半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法。半导体结构包括：衬底；栅极结构位于衬底上；栅极结构包括：栅极、绝缘隔离侧墙及导电侧墙；栅极包括栅介质层和栅极导电层；栅介质层位于衬底的上表面；栅极导电层位于栅介质层的上表面；绝缘隔离侧墙位于栅极相对两侧的侧壁表面；导电侧墙位于绝缘隔离侧墙远离栅极的表面；源区位于衬底内，且位于栅极的一侧，并与导电侧墙相接触；漏区位于衬底内，且位于栅极远离源区的一侧，并与导电侧墙相接触。可以将导电侧墙直接与源区、漏区与导电侧墙的接触，利用导电侧墙的导电性能，实现底层器件与上层金属的互联，因此，在保证器件集成度的情况下，降低接触孔光刻带来的对准误差，提高了半导体结构的精度。构的精度。构的精度。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及集成电路
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着半导体器件广泛应用，对半导体器件尺寸的缩小和集成度要求也越来越高。
[0003]传统的半导体器件的制备过程包括：首先，栅极、轻掺杂漏和侧墙的形成，源漏的注入和扩散，以及自对准金属硅化物的形成；沉积绝缘介质层，对绝缘介质层进行化学机械平坦化后，通过对接触孔进行光刻，并在绝缘介质层刻蚀出接触孔，并在接触孔填充导电材料，实现底层器件与上层金属的互联。然而，随着器件尺寸的缩小和对集成度要求的提高，对光刻的分辨率和对准精度提出了更高的要求，但是接触孔光刻带来的对准误差随着器件尺寸的缩小会变大。
[0004]因此，在半导体器件的制备过程中，如何降低接触孔光刻带来的对准误差，提高半导体结构的精度是目前亟需解决的技术问题。

技术实现思路

[0005]基于此，有必要提供一种半导体结构及其制备方法，旨在有效实现提高半导体结构的精度。
[0006]本申请实施例提供了一种半导体结构，包括：衬底；栅极结构，位于所述衬底上；所述栅极结构包括：栅极、绝缘隔离侧墙以及导电侧墙；所述栅极包括栅介质层和栅极导电层；所述栅介质层位于所述衬底的上表面；所述栅极导电层位于所述栅介质层的上表面；所述绝缘隔离侧墙位于所述栅极相对两侧的侧壁表面；所述导电侧墙位于所述绝缘隔离侧墙远离所述栅极的表面；源区，位于所述衬底内，且位于所述栅极的一侧，并与所述导电侧墙相接触；漏区，位于所述衬底内，且位于所述栅极远离所述源区的一侧，并与所述导电侧墙相接触。
[0007]上述半导体结构包括：衬底；栅极结构位于衬底上；其中，栅极结构包括：栅极、绝缘隔离侧墙及导电侧墙；栅极包括栅介质层和栅极导电层；栅介质层位于衬底的上表面；栅极导电层位于栅介质层的上表面；绝缘隔离侧墙位于栅极相对两侧的侧壁表面；导电侧墙位于绝缘隔离侧墙远离栅极的表面；源区位于衬底内，且位于栅极的一侧，并与导电侧墙相接触；漏区位于衬底内，且位于栅极远离源区的一侧，并与导电侧墙相接触。本申请中可以无需刻蚀接触孔，将导电侧墙直接与源区、漏区与导电侧墙的接触，利用导电侧墙的导电性能，实现底层器件（源区、漏区）与上层金属的互联， 因此，本申请在保证器件集成度的情况下，降低接触孔光刻带来的对准误差，提高了半导体结构的精度。
[0008]可选地，所述半导体结构还包括金属硅化物层，所述金属硅化物层位于所述源区的上表面、所述漏区的上表面和所述栅极导电层的上表面。
[0009]可选地，所述半导体结构还包括：层间介质层，位于所述衬底的上表面，且覆盖所述栅极结构、所述源区和所述漏区；第一导电插塞，位于所述层间介质层内，且与所述栅极电连接；第二导电插塞，位于所述层间介质层内，且位于所述第一导电插塞的一侧，并与所述导电侧墙相接触；第三导电插塞，位于所述层间介质层内，且位于所述第一导电插塞远离所述第二导电插塞的一侧，与所述导电侧墙相接触。
[0010]可选地，所述层间介质层包括：第一层间介质层，位于所述衬底的上表面，且位于所述栅极结构的外围，且覆盖所述源区和所述漏区；第二层间介质层，位于所述第一层间介质层的上表面和所述栅极结构的上表面；所述第一导电插塞、所述第二导电插塞和所述第三导电插塞均位于所述第二层间介质层内。
[0011]可选地，所述导电侧墙的上表面与所述栅极的上表面相平齐，和/或所述第一层间介质层的上表面与所述栅极结构的上表面相平齐。
[0012]基于同样的专利技术构思，本申请还提供一种半导体结构的制备方法，包括：提供衬底；于所述衬底的上表面形成栅极，所述栅极包括栅介质层和栅极导电层；所述栅介质层位于所述衬底的上表面；所述栅极导电层位于所述栅介质层的上表面；于所述栅极的侧壁形成绝缘隔离侧墙；于所述衬底内形成源区和漏区，所述源区和所述漏区分别位于所述栅极相对的两侧；于所述绝缘隔离侧墙远离所述栅极的表面形成导电侧墙。
[0013]上述半导体结构的制备方法，包括：提供衬底；于衬底的上表面形成栅极，其中，栅极包括栅介质层和栅极导电层；栅介质层位于衬底的上表面；栅极导电层位于栅介质层的上表面；于栅极的侧壁形成绝缘隔离侧墙；于衬底内形成源区和漏区，源区和漏区分别位于栅极相对的两侧；于绝缘隔离侧墙远离栅极的表面形成导电侧墙。本申请中可以无需刻蚀接触孔，将导电侧墙直接与源区、漏区与导电侧墙的接触，利用导电侧墙的导电性能，实现底层器件（源区、漏区）与上层金属的互联， 因此，本申请在保证器件集成度的情况下，降低接触孔光刻带来的对准误差，提高了半导体结构的精度。
[0014]可选地，于所述衬底内形成源区和漏区之后，于所述绝缘隔离侧墙远离所述栅极的表面形成所述导电侧墙之前，还包括：于所述源区的上表面、所述漏区的上表面和所述栅极的上表面形成金属硅化物层。
[0015]可选地，所述栅极、所述绝缘隔离侧墙以及所述导电侧墙共同构成栅极结构；于所述绝缘隔离侧墙远离所述栅极的表面形成导电侧墙之后，还包括：于所述衬底的上表面形成层间介质层，所述层间介质层覆盖所述栅极结构、所述源区和所述漏区；其中，所述栅极结构包括栅极、绝缘隔离侧墙以及导电侧墙；
于所述层间介质层内形成第一互连孔、第二互连孔和第三互连孔，所述第一互连孔暴露出所述栅极；所述第二互连孔位于所述第一互连孔一侧，暴露出所述导电侧墙；所述第三互连孔位于所述第一互连孔远离所述第二互连孔的一侧，暴露出所述导电侧墙；形成第一导电插塞、第二导电插塞和第三导电插塞，所述第一导电插塞位于所述第一互连孔内，所述第二导电插塞位于所述第二互连孔内，所述第三导电插塞位于所述第三互连孔内。
[0016]可选地，于所述衬底的上表面形成层间介质层包括：于所述衬底的上表面形成层间介质材料层，所述层间介质材料层包覆所述栅极结构；对所述层间介质材料层进行平坦化处理，以得到第一层间介质层；于所述第一层间介质层的上表面和所述栅极结构的上表面形成第二层间介质层；所述第一互连孔、所述第二互连孔和所述第三互连孔均位于所述第二层间介质层内。
[0017]可选地，所述导电侧墙的上表面与所述栅极的上表面相平齐，和/或所述第一层间介质层的上表面与所述栅极结构的上表面相平齐。
附图说明
[0018]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本申请一实施例中提供的半导体结构的制备方法的流程图；图2为本申请一实施例中提供的半导体结构的制备方法中提供衬底后所得结构的剖面结构示意图；图3为本申请一实施例中提供的半导体结构的制备方法中形成栅极后所得结构的剖面结构示意图；图4为本申请不同实施例中提供的半导体结构的制备方法中形成绝缘隔离侧墙后所得结构的剖面结构示意图；图5为本申请不同实施例中提供的半导体结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；栅极结构，位于所述衬底上；所述栅极结构包括：栅极、绝缘隔离侧墙以及导电侧墙；所述栅极包括栅介质层和栅极导电层；所述栅介质层位于所述衬底的上表面；所述栅极导电层位于所述栅介质层的上表面；所述绝缘隔离侧墙位于所述栅极相对两侧的侧壁表面；所述导电侧墙位于所述绝缘隔离侧墙远离所述栅极的表面；其中，所述导电侧墙由导电材料形成，所述导电侧墙包括金属侧墙；源区，位于所述衬底内，且位于所述栅极的一侧，并与所述导电侧墙相接触；漏区，位于所述衬底内，且位于所述栅极远离所述源区的一侧，并与所述导电侧墙相接触。2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括金属硅化物层，所述金属硅化物层位于所述源区的上表面、所述漏区的上表面和所述栅极导电层的上表面。3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：层间介质层，位于所述衬底的上表面，且覆盖所述栅极结构、所述源区和所述漏区；第一导电插塞，位于所述层间介质层内，且与所述栅极电连接；第二导电插塞，位于所述层间介质层内，且位于所述第一导电插塞的一侧，并与所述导电侧墙相接触；第三导电插塞，位于所述层间介质层内，且位于所述第一导电插塞远离所述第二导电插塞的一侧，与所述导电侧墙相接触。4.根据权利要求3所述的半导体结构，其特征在于，所述层间介质层包括：第一层间介质层，位于所述衬底的上表面，且位于所述栅极结构的外围，且覆盖所述源区和所述漏区；第二层间介质层，位于所述第一层间介质层的上表面和所述栅极结构的上表面；所述第一导电插塞、所述第二导电插塞和所述第三导电插塞均位于所述第二层间介质层内。5.根据权利要求4所述的半导体结构，其特征在于，所述导电侧墙的上表面与所述栅极的上表面相平齐，和/或所述第一层间介质层的上表面与所述栅极结构的上表面相平齐。6.一种半导体结构的制备方法，其特征在于，包括：提供衬底；于所述衬底的上表面形成栅极，所述栅极包括栅介质层和栅极导电层；所述栅介质层位于所述衬底的上...

【专利技术属性】
技术研发人员：张加亮，郭少辉，
申请(专利权)人：粤芯半导体技术股份有限公司，
类型：发明
国别省市：