本公开提供了一种时序仿真验证方法、验证装置、电子设备和可读存储介质，涉及存储器技术领域。其中，时序仿真验证方法包括：对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；基于使能信号配置时序仿真结果对应的第一采样时刻序列以及目标信号的仿真期望结果对应的第二采样时刻序列；基于第一采样时刻序列对时序仿真结果进行采样，以及基于第二采样时刻序列对仿真期望结果进行采样；生成验证结果记录文件；基于验证结果记录文件对待验证芯片电路进行优化调整。通过本公开的技术方案，能够在不依赖外部时钟信号的前提下执行时序验证操作，有利于提升时序验证操作的验证可靠性。可靠性。可靠性。
【技术实现步骤摘要】
时序仿真验证方法、验证装置、电子设备和可读存储介质
[0001]本公开涉及存储器
，尤其涉及一种时序仿真验证方法、一种时序仿真验证装置、一种电子设备和一种计算机可读存储介质。
技术介绍
[0002]在使用Fine
‑
sim等仿真软件进行存储器芯片时序仿真验证过程中，存储器芯片的内存控制器能够将大量的测试用例转化为仿真激励，将激励输入到存储器芯片的待验证电路DUT(design under test)，并捕捉DUT输出的响应，通过将捕捉到的响应电平数据与标准模型golden model输出的预期电平数据进行比较，从而能够基于比较结果得到仿真验证结果，但是由于仿真激励会引入外部时钟信号，因此数据能检测到的范围也会受到外部时钟信号的限制，导致影响验证效果。
[0003]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
[0004]本公开的目的在于提供一种时序仿真验证方法、验证装置、电子设备和可读存储介质，至少在一定程度上克服由于相关技术中仿真验证受到外部时钟信号限制而影响时序仿真验证效果的问题。
[0005]本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
[0006]根据本公开的一个方面，提供一种时序仿真验证方法，包括：对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列；基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列；基于所述第一采样时刻序列、所述第二采样时刻序列、所述采样值序列和所述期望值序列生成验证结果记录文件；基于所述验证结果记录文件对所述待验证芯片电路进行优化调整。
[0007]在本公开的一个实施例中，所述基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列，包括：基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到仿真采样结果；基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到所述期望值序列；基于待验证芯片的仿真参数确定高低电平分界值；基于所述高低电平分界值确定与所述仿真采样结果对应的所述采样值序列。
[0008]在本公开的一个实施例中，所述目标信号包括待验证芯片的数据选通引脚输出的数据选通信号DQS，所述第一采样时刻序列包括第一DQS采样时刻序列，所述第二采样时刻序列包括第二DQS采样时刻序列，所述基于使能信号配置所述时序仿真结果对应的第一采
样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列，包括：基于所述使能信号的上升沿确定采样触发点；基于所述高低电平分界值确定所述时序仿真结果中与所述采样触发点最接近的第一个下降沿，将所述第一个下降沿确定为第一采样参考点，以及基于所述采样触发点确定第二采样参考点；基于所述第一采样参考点、所述第二采样参考点和所述待验证芯片的工作频率配置所述第一DQS采样时刻序列和所述第二DQS采样时刻序列。
[0009]在本公开的一个实施例中，所述基于所述第一采样参考点、所述第二采样参考点和所述待验证芯片的工作频率配置所述第一DQS采样时刻序列和所述第二DQS采样时刻序列，包括：基于所述第一采样参考点和所述工作频率确定对所述时序仿真结果执行采样操作的第一采样起点和采样周期；基于所述采样触发点和所述工作频率确定对所述仿真期望结果执行采样操作的第二采样起点和所述采样周期；其中，所述采样周期为所述第一DQS采样时刻序列中多个采样时刻之间的间隔以及所述第二DQS采样时刻序列中多个采样时刻之间的间隔，所述第一采样起点为所述第一DQS采样时刻序列中的第一个第一采样时刻，所述第二采样起点为所述第二DQS采样时刻序列中的第一个第二采样时刻。
[0010]在本公开的一个实施例中，所述目标信号还包括所述待验证芯片的数据输出端口输出的读出数据信号DQ，所述第一采样时刻序列还包括第一DQ采样时刻序列，所述第二采样时刻序列还包括第二DQ采样时刻序列，所述基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列，还包括：基于所述第一DQS采样时刻序列配置所述第一DQ采样时刻序列；基于所述第二DQS采样时刻序列配置所述第二DQ采样时刻序列。
[0011]在本公开的一个实施例中，所述基于所述第一采样时刻序列、所述第二采样时刻序列、所述采样值序列和所述期望值序列生成验证结果记录文件，包括：基于所述第一采样时刻序列和所述第二采样时刻序列确定所述待验证芯片电路的时序偏移量；检测所述时序偏移量是否处于时序延迟范围内；检测到所述时序偏移量处于所述时序延迟范围内，获取所述采样值序列和所述期望值序列的比较结果；基于所述比较结果生成验证结果记录文件，其中，所述时序延迟范围基于所述待验证芯片电路的标准规范文件确定。
[0012]在本公开的一个实施例中，所述获取所述采样值序列和所述期望值序列的比较结果，包括：确定所述第一采样时刻序列中的每个第一采样时刻和所述第二采样时刻序列中对应的第二采样时刻，所述第一采样时刻和所述第二采样时刻具有相同的采样序列号；比较每个所述第一采样时刻下的采样值和对应的所述第二采样时刻下的期望值是否一致；若比较结果一致，在所述验证结果记录文件中记录验证通过；若比较结果不一致，在所述验证结果记录文件中记录验证失败。
[0013]根据本公开的另一个方面，提供一种时序仿真验证装置，包括：仿真模块，用于对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；配置模块，用于基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列；采样模块，用于基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列；验证模块，用于基于所述第一采样时刻序列、所述第二采样时刻序列、所述采样值序列和所述期望值序列生成验证结果记录文件；优化模块，用于基于所述
验证结果记录文件对所述待验证芯片电路进行优化调整。
[0014]根据本公开的再一个方面，提供一种电子设备，包括：处理器；以及存储器，用于存储处理器的可执行指令；其中，处理器配置为经由执行可执行指令来执行上述任意一项所述的时序仿真验证方法。
[0015]根据本公开的又一个方面，提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述任意一项所述的时序仿真验证方法。
[0016]本公开的实施例所提供的时序仿真验证方案，通过跟踪待验证芯片的读使能信号，以基于读使能信号触发配置出第一采样时刻序列和第二采样时刻序列，以基于第一本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种时序仿真验证方法，其特征在于，包括：对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列；基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列；基于所述第一采样时刻序列、所述第二采样时刻序列、所述采样值序列和所述期望值序列生成验证结果记录文件；基于所述验证结果记录文件对所述待验证芯片电路进行优化调整。2.根据权利要求1所述的时序仿真验证方法，其特征在于，所述基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列，包括：基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到仿真采样结果；基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到所述期望值序列；基于待验证芯片的仿真参数确定高低电平分界值；基于所述高低电平分界值确定与所述仿真采样结果对应的所述采样值序列。3.根据权利要求2所述的时序仿真验证方法，其特征在于，所述目标信号包括所述待验证芯片的数据选通引脚输出的数据选通信号DQS，所述第一采样时刻序列包括第一DQS采样时刻序列，所述第二采样时刻序列包括第二DQS采样时刻序列，所述基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列，包括：基于所述使能信号的上升沿确定采样触发点；基于所述高低电平分界值确定所述时序仿真结果中与所述采样触发点最接近的第一个下降沿，将所述第一个下降沿确定为第一采样参考点，以及基于所述采样触发点确定第二采样参考点；基于所述第一采样参考点、所述第二采样参考点和所述待验证芯片的工作频率配置所述第一DQS采样时刻序列和所述第二DQS采样时刻序列。4.根据权利要求3所述的时序仿真验证方法，其特征在于，所述基于所述第一采样参考点、所述第二采样参考点和所述待验证芯片的工作频率配置所述第一DQS采样时刻序列和所述第二DQS采样时刻序列，包括：基于所述第一采样参考点和所述工作频率确定对所述时序仿真结果执行采样操作的第一采样起点和采样周期；基于所述采样触发点和所述工作频率确定对所述仿真期望结果执行采样操作的第二采样起点和所述采样周期；其中，所述采样周期为所述第一DQS采样时刻序列中多个采样时刻之间的间隔以及所述第二DQS采样时刻序列中多个采样时刻之间的间隔，所述第一采样起点为所述第一DQS采样时刻序列中的第一个第一采样时刻，所述第二采样起点为所述第二DQS采样时刻序列中的第一个第二采样时刻。5.根据权利要求3所述的时序仿真...
【专利技术属性】
技术研发人员：史丹丹，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。