用于增加侧边吃锡效果的电路板堆栈结构制造技术

本发明专利技术公开了一种用于增加侧边吃锡效果的电路板堆栈结构，其包括：一底层电路基板、一顶层电路基板、至少一中层电路基板、一缺槽单元及一导电层单元；底层电路基板具复数个上层焊接面，顶层电路基板具复数个下层焊接面，中层电路基板电性地设置于底层电路基板与顶层电路基板之间，缺槽单元是下端侧面的缺槽，导电层单元是导电层，且该等导电层填充于等缺槽内。本发明专利技术还公开了另一种电路板堆栈结构，其包括一底层电路基板、一顶层电路基板、一缺槽单元及一导电层单元。采用本发明专利技术，易控制整体高度，可减少电路基板之间吃锡所产生的问题，以增加电路基板之间电性的良率及可靠度，且结构强度强。

【技术实现步骤摘要】

本专利技术涉及一种电路板堆栈结构，特别是涉及一种用于增加侧边吃锡效果的电路 板堆栈结构。
技术介绍
请参阅图1所示，现有的第一种电路板堆栈结构是使用植入锡球B的方式以进行 复数个电路板PI、P2的堆层。然而，采用此种方式仍具有整体高度不易控制、结构强度较 弱、输出入脚位数较少、植球成本较高、间距有限制及不易小型化等缺点存在。请参阅图2A及图2B所示，现有第二种电路板堆栈结构是使用电路板侧边的焊接 面S以进行复数个电路板P3、P4、P5的堆栈。然而，因为该等电路板P3、P4、P5之间的焊接 面S并无侧边吃锡效果，而造成该等电路板P3、P4、P5之间的组装合格率较差(有些焊接面 S无法通过导电膏G产生电性连接)，可靠度也相对较差。
技术实现思路
本专利技术要解决的技术问题是为了克服现有的电路板堆栈结构技术存在整体高度 不易控制、结构强度较弱、输出入脚位数较少、间距有限制及不易小型化、组装良率较差等 的缺陷，提供一种堆栈时的整体高度易控制、可靠性高用于增加侧边吃锡效果的电路板堆 栈结构，本专利技术通过在电路基板的侧边开设缺槽(利用半个或小于的类似邮票孔构造)，以 达到增加侧边吃锡效果的目的。为了解决上述技术问题，本专利技术是通过下述技术方案来解决上述技术问题的根 据本专利技术的其中一种方案，提供一种用于增加侧边吃锡效果的电路板堆栈结构，其特点在 于，其包括一底层电路基板、一顶层电路基板、至少一中层电路基板、一缺槽单元、及一导 电层单元；该底层电路基板的上表面的外围区域是具有复数个上层焊接面，该顶层电路基板 的下表面的外围区域是具有复数个下层焊接面；该中层电路基板是电性地设置于该底层电路基板与该顶层电路基板之间，其中该 中层电路基板下表面的外围区域是具有复数个分别电性连接于该等上层焊接面的第一焊 接面，该中层电路基板上表面的外围区域是具有复数个分别电性连接于该等下层焊接面的 第二焊接面；该缺槽单元是具有复数个选择性地成形于该底层电路基板的上端侧面、该顶层电 路基板的下端侧面、及/或该中层电路基板的中层侧面的缺槽，其中该等缺槽是选择性地 连通于该上层焊接面及该第一焊接面或连通于该下层焊接面及该第二焊接面；以及该导电层单元是具有复数个设置于该等上层焊接面与该等第一焊接面之间及设 置于该等下层焊接面与该等第二焊接面之间的导电层，并且该等导电层是填充于该等缺槽 内。较佳地，该底层电路基板的上表面是具有复数个底层电子组件，该顶层电路基板的上表面及/或下表面是具有复数个顶层电子组件，并且该中层电路基板的上表面及/或 下表面具有复数个中层电子组件。 较佳地，该底层电路基板上表面的外围区域是具有复数个上层焊接面，并且该顶 层电路基板下表面的外围区域是具有复数个下层焊接面。较佳地，上述成形于该底层电路基板的上端侧面上的缺槽只连通于该上层焊接面 及该第一焊接面，上述成形于该顶层电路基板的下端侧面上的缺槽只连通于该下层焊接面 及该第二焊接面，并且该中层电路基板的侧面是包括一上端侧面及一下端侧面，上述成形 于该中层电路基板的下端侧面上的缺槽只连通于该第一焊接面及该上层焊接面，上述成形 于该中层电路基板的上端侧面上的缺槽只连通于该第二焊接面及该下层焊接面。较佳地，该等导电层为导电锡膏。较佳地，该等缺槽可选择性地成形于该底层电路基板侧边的内侧面或外侧面，该 等缺槽可选择性地成形于该中层电路基板侧边的内侧面或外侧面，并且该等缺槽单元可选 择性地成形于该顶层电路基板侧边的内侧面或外侧面。为了解决上述技术问题，根据本专利技术的其中一种方案，还提供另一种用于增加侧 边吃锡效果的电路板堆栈结构，其特点在于，其包括一底层电路基板、一顶层电路基板、一 缺槽单元、及一导电层单元；该缺槽单元是具有复数个选择性地成形于该底层电路基板的 上端侧面及/或该顶层电路基板的下端侧面的缺槽，其中该等缺槽是连通于该上层焊接面 及该下层焊接面；该导电层单元是具有复数个设置于该等上层焊接面与该等下层焊接面之 间的导电层，并且该等导电层是填充于该等缺槽内。较佳地，该底层电路基板的上表面是具有复数个底层电子组件，并且该顶层电路 基板的上表面及/或下表面是具有复数个顶层电子组件。较佳地，该底层电路基板上表面的外围区域是具有复数个上层焊接面，并且该顶 层电路基板下表面的外围区域是具有复数个分别电性连接于该等上层焊接面的下层焊接 面，以使得该顶层电路基板是电性地设置于该底层电路基板上。较佳地，该等缺槽可选择性地成形于该底层电路基板侧边的内侧面或外侧面，并 且该等缺槽可选择性地成形于该顶层电路基板侧边的内侧面或外侧面。本专利技术的积极进步效果在于1、电路基板之间易吃锡，易固定及定位该等电路基板。2、减少电路基板之间吃锡所产生的问题，以增加电路基板之间电性的良率及可靠度。3、整体高度易控制。4、结构强度强。5、增加电路布局(Layout)设计空间的弹性及容易小型化。 附图说明图1为现有的第一种电路板堆栈结构(使用植入锡球的方式以进行电路板的堆 栈)的前视剖面示意图。图2为现有的第二种电路板堆栈结构(使用电路板侧边的焊接面以进行电路板的 堆栈)的前视剖面示意图。图3为现有的第二种电路板堆栈结构的侧视示意图。图3A为本专利技术第一种结构的第一较佳实施例的前视剖面示意图。图3B1本专利技术图3A的3B1的局部放大图及填满缺槽后的局部放大图。 图3B2为本专利技术第一种结构的第二较佳实施例的局部放大图及填满缺槽后的局 部放大图。图3B3为本专利技术第一种结构的第三较佳实施例的局部放大图及填满缺槽后的局 部放大图。图3C为本专利技术图3A的3C-3C剖视图。图4A为本专利技术第二种结构的第一较佳实施例的前视剖面示意图。图4B1为本专利技术图4A的4B1的局部放大图及填满缺槽后的局部放大图(底层电 路基板与中层电路基板之间的放大图)。图4B2为本专利技术第二种结构的第二较佳实施例的局部放大图及填满缺槽后的局 部放大图(底层电路基板与中层电路基板之间的放大图)。图4B3为本专利技术第二种结构的第三较佳实施例的局部放大图及填满缺槽后的局 部放大图(底层电路基板与中层电路基板之间的放大图)。图4C1为本专利技术图4A的4C1的局部放大图及填满缺槽后的局部放大图(中层电 路基板与顶层电路基板之间的放大图)。图4C2为本专利技术第二种结构的第二较佳实施例的局部放大图及填满缺槽后的局 部放大图(中层电路基板与顶层电路基板之间的放大图)。图4C3为本专利技术第二种结构的第三较佳实施例的局部放大图及填满缺槽后的局 部放大图(中层电路基板与顶层电路基板之间的放大图)；以及图4D为本专利技术图4A的4D-4D剖视图。主要组件符号说明电路板P1、P2锡球B电路板Ρ3、Ρ4、Ρδ焊接面S导电膏G底层电路基板 Ia 上层焊接面 IOa上端侧面Ila底层电子组件 IEa顶层电路基板 2a 下层焊接面 20a下端侧面21a顶层电子组件 2Ea缺槽单元4a 缺槽40a缺槽单元4a ‘ 缺槽40a ‘缺槽单元4a 〃 缺槽 40a"导电层单元5a导电层50a导电层单元5a ‘ 导电层50a ‘导电层单元5a 〃导电层50a 〃 底层电路基板Ib上层焊接面IOb上端侧面lib底层电子组件IEb顶层电路基板2b下层焊接面20b下端侧面21b顶层电子组件 2Eb中层电路基板3b第一焊接面30b第二焊接面本文档来自技高网...

【技术保护点】
一种用于增加侧边吃锡效果的电路板堆栈结构，其特征在于，其包括：一底层电路基板，其具有一上表面；一顶层电路基板，其具有一下表面；至少一中层电路基板，其电性地设置于该底层电路基板与该顶层电路基板之间，其中该中层电路基板下表面的外围区域是具有复数个分别电性连接于该底层电路基板上表面的第一焊接面，该中层电路基板上表面的外围区域是具有复数个分别电性连接于该顶层电路基板下表面的第二焊接面；一缺槽单元，其具有复数个选择性地成形于该底层电路基板的上端侧面、该顶层电路基板的下端侧面、及／或该中层电路基板的侧面的缺槽，其中该等缺槽是选择性地连通于该底层电路基板上表面及该第一焊接面或连通于该顶层电路基板下表面及该第二焊接面；以及一导电层单元，其具有复数个设置于该底层电路基板上表面与该等第一焊接面之间及设置于该顶层电路基板下表面与该等第二焊接面之间的导电层，并且该等导电层是填充于该等缺槽内。

【技术特征摘要】

【专利技术属性】
技术研发人员：邱富圣，
申请(专利权)人：环旭电子股份有限公司，
类型：发明
国别省市：31[中国|上海]