【技术实现步骤摘要】
三维存储器及制备方法、存储系统
[0001]本公开涉及半导体芯片
，尤其涉及一种三维存储器及制备方法、存储系统。
技术介绍
[0002]随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。
[0003]为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在基底之上来提高存储密度。目前三维结构的存储器的存储面积小。
技术实现思路
[0004]本公开的实施例提供一种三维存储器及制备方法、存储系统，旨在解决目前三维结构的存储器的存储面积小问题。
[0005]为达到上述目的，本公开的实施例采用如下技术方案：
[0006]一方面，提供一种三维存储器包括：阵列器件和第一外围器件。阵列器件包括：第一基底、存储堆叠结构和栅线隔离结构。存储堆叠结构设置在第一基底上，包括交替叠置的栅绝缘层和栅极层。栅线隔离结构包括多个导电部和第一绝缘层，多个导电部中的每个...
【技术保护点】
【技术特征摘要】
1.一种三维存储器，其特征在于，包括：阵列器件和第一外围器件；所述阵列器件包括：第一基底；存储堆叠结构，设置在所述第一基底上，包括交替叠置的栅绝缘层和栅极层；以及，栅线隔离结构，包括多个导电部和第一绝缘层，所述多个导电部中的每个导电部贯穿所述存储堆叠结构和所述第一基底，所述第一绝缘层设置在所述每个导电部与所述栅极层之间，以及相邻的导电部之间；所述第一外围器件设置在所述第一基底远离所述存储堆叠结构的一侧；所述每个导电部延伸至所述第一外围器件，并与所述第一外围器件电连接。2.根据权利要求1所述的三维存储器，其特征在于，所述第一外围器件包括：第二基底；外围互联导体层，设置在所述第二基底上；以及第二绝缘层，设置在所述外围互联导体层远离所述第二基底的一侧；其中，所述每个导电部贯穿所述第二绝缘层，与所述外围互联导体层接触。3.根据权利要求2所述的三维存储器，其特征在于，所述每个导电部包括第一部分和第二部分，所述第一部分为所述每个导电部位于所述阵列器件中的部分，所述第二部分为所述每个导电部延伸到所述第二绝缘层中的部分；所述第一部分和所述第二部分平滑连接。4.根据权利要求2所述的三维存储器，其特征在于，所述每个导电部在所述第二基底上的正投影位于所述外围互联导体层在所述第二基底的正投影以内。5.根据权利要求2所述的三维存储器，其特征在于，所述每个导电部的材料与所述外围互联导体层的材料相同。6.根据权利要求1所述的三维存储器，其特征在于，所述阵列器件还包括：第三绝缘层，设置在所述第一基底与所述第一外围器件之间；所述每个导电部贯穿所述第三绝缘层。7.根据权利要求1所述的三维存储器，其特征在于，所述第一绝缘层还设置在所述每个导电部与所述第一基底之间。8.根据权利要求1所述的三维存储器，其特征在于，所述阵列器件还包括：沟道结构，所述沟道结构贯穿所述存储堆叠结构；位线触点，位于所述沟道结构远离所述第一基底的一侧，且与所述沟道结构电连接；以及，栅线触点，位于所述栅极层远离所述第一基底的一侧，且与所述栅极层电连接；其中，所述每个导电部与所述位线触点和所述栅线触点中的至少一者，各自远离所述第一基底的一端齐平。9.根据权利要求8所述的三维存储器，其特征在于，所述多个导电部包括第一导电部和所述第二导电部中的至少一者；其中，所述第一导
电部与所述位线触点电连接，所述第二导电部与所述栅线触点电连接。10.根据权利要求1～9中的任一项所述的三维存储器，其特征在于，还包括：第二外围器件，设置在所述阵列器件远离第一外围器件的一侧；其中，所述第一外围器件包括第一晶体管、或者第一晶体管和第二晶体管；所述第二外围器件包括第二晶体管；所述第一晶体管和所述第二晶体管的阈值电压不同；所述多个导电部包括第三导电部，所述第三导电部与第二外围器件电连接。11.一种三维存储器的制备方法，其特征在于，包括：在初始基底上形成被栅线缝隙贯穿的存储堆叠结构；所述存储堆叠结构包括交替叠置的栅绝缘层和栅极层；所述栅线缝隙延伸到所述初始基底中；在所述栅线缝隙中形成开设有间隔设置的多个第一槽的第一绝缘层，所述第一绝缘层至少遮挡所述栅极层；在所述第一槽中形成牺牲部；减薄所述初始基底，以露出所述栅线缝隙，而形成第一基底；在所述第一基底远离所...
【专利技术属性】
技术研发人员：刘小欣，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。