半导体存储器装置制造方法及图纸

可提供一种半导体存储器装置，所述半导体存储器装置包括：存储器单元阵列；外围电路元件，被配置为控制基底上的存储器单元阵列的操作；以及布线结构，在外围电路元件上包括彼此间隔开的第一布线结构和第二布线结构，第一电压和不同于第一电压的第二电压被分别施加到第一布线结构的两个相对端，与第一电压和第二电压不同的第三电压被施加到第二布线结构。第一布线结构包括沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开的第一线，第二布线结构包括沿第一方向延伸并且在第二方向上彼此间隔开的第二线，第一线中的一条在第二线之间。二线之间。二线之间。

【技术实现步骤摘要】
半导体存储器装置
[0001]本申请要求于2021年9月9日在韩国知识产权局提交的第10
‑
2021
‑
0120097号韩国专利申请的优先权以及由此产生的所有权益，所述韩国专利申请的内容通过引用全部包含于此。


[0002]本公开涉及半导体存储器装置。

技术介绍

[0003]对于需要数据存储的电子系统，已需要能够存储大容量数据的非易失性存储器。因此，能够增大高度集成的非易失性存储器的数据存储容量的方法已被研究。例如，作为用于增大非易失性存储器装置的数据存储容量的方法之一，包括三维布置的存储器单元的非易失性存储器已被提出代替包括二维布置的存储器单元的非易失性存储器。
[0004]此外，用于减小非易失性存储器的芯片尺寸的方法已被提出。

技术实现思路

[0005]本公开的示例实施例提供了半导体存储器装置，所述半导体存储器装置包括用作RC元件以提高芯片的面积效率的布线结构。
[0006]本公开的示例实施例提供了半导体存储器装置，所述半导体存储器装置通过使用在其中线彼此邻近并且彼此交叉的布线结构的电路外(out
‑
of
‑
circuit)布局生成附加RC，以减小电路面积，从而提高芯片的面积效率。
[0007]然而，本公开的示例实施例不限于在此阐述的示例实施例。通过参照下面给出的本公开的具体实施方式，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加清楚。
[0008]根据本公开的示例实施例，一种半导体存储器装置可包括：存储器单元阵列，在基底上，存储器单元阵列包括被配置为存储数据的存储器单元；外围电路元件，在基底的上表面上，外围电路元件被配置为控制单元存储器单元阵列的操作；以及布线结构，在外围电路元件上，布线结构包括第一布线结构和第二布线结构，第一布线结构和第二布线结构利用置于第一布线结构与第二布线结构之间的绝缘层彼此间隔开，第一布线结构被配置为在第一布线结构的一端接收第一电压，第一布线结构被配置为由于第一布线结构的电阻而在第一布线结构的另一端接收与第一电压不同的第二电压，第二布线结构被配置为接收与第一电压和第二电压不同的第三电压。第一布线结构可包括沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开的第1_1线和第1_2线，第二布线结构可包括沿第一方向延伸并且在第二方向上彼此间隔开的第2_1线和第2_2线，并且第1_1线可在第2_1线与第2_2线之间。
[0009]根据本公开的示例实施例，一种半导体存储器装置可包括：存储器单元阵列，在基底上，存储器单元阵列包括被配置为存储数据的存储器单元；外围电路元件，在基底的上表
面上，外围电路元件被配置为控制存储器单元阵列的操作；以及布线结构，包括第一布线结构和第二布线结构，第一布线结构和第二布线结构通过竖直延伸到基底上的接触件与外围电路元件连接，第一布线结构和第二布线结构利用置于第一布线结构与第二布线结构之间的绝缘层彼此间隔开，第一电压被施加到第一布线结构的一端，与第一电压不同的第二电压通过第一布线结构的电阻被施加到第一布线结构的另一端，并且与第一电压和第二电压不同的第三电压被施加到第二布线结构。第一布线结构的至少一部分和第二布线结构的至少一部分可基于基底处于同一水平。
[0010]根据本公开的示例实施例，一种半导体存储器装置可包括：存储器单元区，包括第一金属垫；外围电路区，包括第二金属垫，外围电路区通过第二金属垫与第一金属垫竖直连接；存储器单元阵列，在存储器单元区中包括各自包括用于存储数据的多个存储器单元的多个单元串、分别连接到多个存储器单元的多条字线和连接到多个单元串的一端的多条位线；控制逻辑，在外围电路区内并且包括外围电路元件，控制逻辑被配置为控制存储器单元阵列的操作；以及布线结构，在外围电路元件上并且包括第一布线结构和第二布线结构，第一布线结构和第二布线结构利用置于第一布线结构与第二布线结构之间的绝缘层彼此间隔开，第一电压被施加到第一布线结构的一端，与第一电压不同的第二电压通过第一布线结构的电阻被施加到第一布线结构的另一端，与第一电压和第二电压不同的第三电压被施加到第二布线结构。第一布线结构可包括沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开的第1_1线和第1_2线，第二布线结构可包括沿第一方向延伸并且在第二方向上彼此间隔开的第2_1线和第2_2线，并且第1_1线可在第2_1线与第2_2线之间。
[0011]根据以下具体实施方式、附图和权利要求，其他特征和其他示例实施例可以是清楚的。
附图说明
[0012]通过参照附图详细描述本公开的一些示例实施例，本公开的以上和其他的方面和特征将变得更清楚，在附图中：
[0013]图1是示出根据本公开的示例实施例的存储系统的框图；
[0014]图2是示出根据本公开的示例实施例的非易失性存储器的框图；
[0015]图3是示出根据本公开的示例实施例的非易失性存储器的示意立体图；
[0016]图4是示出根据本公开的示例实施例的存储器单元阵列的电路图；
[0017]图5是示出根据本公开的示例实施例的控制逻辑中的延迟电路的电路图；
[0018]图6是示出根据本公开的示例实施例的非易失性存储器的一部分的平面图；
[0019]图7是示出图6的布线区RG_ML的放大图；
[0020]图8是沿图6的线I
‑
I'截取的剖视图；
[0021]图9是沿图6的线II
‑
II'截取的剖视图；
[0022]图10是示出图9的区R的放大图；
[0023]图11是示出根据本公开的示例实施例的布线结构的平面图；
[0024]图12是示出根据本公开的示例实施例的布线结构的平面图；
[0025]图13是示出根据本公开的示例实施例的布线结构的平面图；
[0026]图14是沿图13的线III
‑
III'截取的剖视图；以及
[0027]图15是示出根据本公开的示例实施例的布线结构的平面图。
具体实施方式
[0028]在下文中，将参照附图描述根据本公开的技术精神的一些示例实施例。在图1至图15的描述中，相同的附图标记用于基本相同的元件，并且对相应元件的重复描述将被省略。此外，通过本公开的附图，类似的参考标记用于类似的元件。
[0029]图1是示出根据本公开的示例实施例的存储系统1000的框图。参照图1，存储系统1000可包括主机装置10和存储装置20。在一个示例实施例中，存储系统1000可以是移动系统(诸如，移动电话、智能电话、平板个人计算机(平板PC)、可穿戴装置、医疗保健装置或物联网(IoT)装置)。在一个示例实施例中，存储系统1000可以是计算装置(诸如，个人计算机、膝上型计算机、服务器和媒体播放器)、或者诸如汽车装置(诸如，导航仪)的系统。
[0030]在一个示例实施例中，存储装置20可以是半导体存储器装置，并且可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：存储器单元阵列，在基底上，存储器单元阵列包括被配置为存储数据的存储器单元；外围电路元件，在基底的上表面上，外围电路元件被配置为控制存储器单元阵列的操作；以及布线结构，在外围电路元件上，布线结构包括第一布线结构和第二布线结构，第一布线结构和第二布线结构利用置于第一布线结构与第二布线结构之间的绝缘层彼此间隔开，第一布线结构被配置为在第一布线结构的一端接收第一电压，第一布线结构被配置为由于第一布线结构的电阻而在第一布线结构的另一端接收与第一电压的不同的第二电压，第二布线结构被配置为接收与第一电压和第二电压不同的第三电压，其中，第一布线结构包括沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开的第1_1线和第1_2线，第二布线结构包括沿第一方向延伸并且在第二方向上彼此间隔开的第2_1线和第2_2线，并且第1_1线在第2_1线与第2_2线之间。2.根据权利要求1所述的半导体存储器装置，其中，基于基底，第1_1线、第1_2线、第2_1线和第2_2线处于同一水平。3.根据权利要求2所述的半导体存储器装置，其中，第1_1线、第1_2线、第2_1线和第2_2线包括相同的导电材料。4.根据权利要求1所述的半导体存储器装置，其中，第二布线结构还包括沿第二方向延伸的布线连接部，布线连接部的至少一部分设置在第1_1线、第2_1线和第2_2线上，并且第2_1线和布线连接部通过连接接触件彼此连接。5.根据权利要求1至权利要求4中的任意一项所述的半导体存储器装置，其中，第一布线结构还包括沿第二方向延伸并且将第1_1线与第1_2线电连接的第一布线连接部。6.根据权利要求5所述的半导体存储器装置，其中，基于基底，第一布线连接部与第1_1线处于同一水平。7.根据权利要求5所述的半导体存储器装置，其中，基于基底，第一布线连接部处于比第1_1线高的水平，并且第1_1线和第一布线连接部通过连接接触件彼此连接。8.根据权利要求1至权利要求4中的任意一项所述的半导体存储器装置，其中，第1_1线在第二方向上具有第一厚度，并且第2_1线在第二方向上具有大于第一厚度的第二厚度。9.根据权利要求1至权利要求4中的任意一项所述的半导体存储器装置，其中，第一布线结构还包括：基于基底，处于比第1_1线高的水平的第1_3线，并且第1_3线通过连接接触件与第1_1线和第1_2线中的任何一条电连接。10.根据权利要求9所述的半导体存储器装置，其中，第1_3线沿第二方向延伸，并且在平面图中，第1_3线的至少一部分与第1_1线、第1_2线、第2_1线和第2_2线交叉。11.根据权利要求9所述的半导体存储器装置，其中，第1_3线沿第一方向延伸，并且
第1_3线的至少一部分在第2_1线和第2_2线中的任何一条上。12.一种半导体存储器装置，包括：存储器单元阵列，在基底上，存储器单元阵列包括被配置为存储数据的存储器单元；外围电路元件，在基底的上表面上，外围电路元件被配置为控制存储器单元阵列的操作；以及布线结构，包括...

【专利技术属性】
技术研发人员：金基元，金成勳，金雅廩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：