半导体器件、制造半导体器件的方法及包括半导体器件的电子系统技术方案

一种半导体器件和制造该半导体器件的方法。该方法可以包括：形成模制堆叠体，该模制堆叠体包括与多个牺牲层交替地布置的多个绝缘层；通过顺序地图案化模制堆叠体来形成初步焊盘部分；形成单元接触孔，该单元接触孔延伸穿过初步焊盘部分和牺牲层部分；通过横向扩展初步焊盘部分和牺牲层部分来形成第一延伸部分和多个第二延伸部分；在第一延伸部分中形成第一绝缘衬层和牺牲环图案；在第二延伸部分中形成氧化物衬层和绝缘环图案；在单元接触孔内形成牺牲插塞；以及用栅电极替换牺牲层，并且用焊盘部分替换初步焊盘部分、第一绝缘衬层和牺牲环图案。牲环图案。牲环图案。

【技术实现步骤摘要】
半导体器件、制造半导体器件的方法及包括半导体器件的电子系统
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2021年9月1日向韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0116507的优先权，该申请的公开内容通过引用整体并入本文。


[0003]本公开涉及半导体器件、制造半导体器件的方法以及包括半导体器件的电子系统。更具体地，本公开涉及具有竖直沟道的半导体器件、制造半导体器件的方法以及包括半导体器件的电子系统。

技术介绍

[0004]能够存储高容量数据的半导体器件已越来越多地部署在需要数据存储的电子系统中。因此，已经研究并提出了用于增加半导体器件的数据存储容量的方法。例如，一种所提出的用于增加半导体器件的数据存储容量的方法考虑了包括三维布置的存储器单元而不是二维布置的存储器单元的半导体器件。

技术实现思路

[0005]本公开提供了能够防止或降低焊盘结构形成工艺中的故障发生率的半导体器件以及制造该半导体器件的方法。
[0006]本公开还提供了包括该半导体器件的电子系统。
[0007]根据本专利技术构思的一些方面，提供了一种制造半导体器件的方法，并且该方法可以包括：形成模制堆叠体，模制堆叠体包括与多个牺牲层交替布置在衬底上的多个绝缘层；通过顺序地图案化模制堆叠体来形成初步焊盘结构，其中，初步焊盘结构包括连接到多个牺牲层中的至少一个牺牲层的初步焊盘部分，并且初步焊盘部分在垂直于衬底的上表面的竖直方向上具有比至少一个牺牲层更大的厚度；形成单元接触孔，单元接触孔在竖直方向上延伸穿过初步焊盘部分和在初步焊盘部分下方的多个牺牲层部分；通过横向扩展暴露在单元接触孔的内壁处的初步焊盘部分和多个牺牲层部分来形成第一延伸部分和多个第二延伸部分；在第一延伸部分中形成第一绝缘衬层和牺牲环图案；在所述多个第二延伸部分的每一个中形成氧化物衬层和绝缘环图案；在单元接触孔内形成牺牲插塞；以及用多个栅电极替换所述多个牺牲层，并且用焊盘部分替换所述初步焊盘部分、所述第一绝缘衬层和所述牺牲环图案。
[0008]根据本专利技术构思的一些方面，提供了一种制造半导体器件的方法，并且该方法可以包括：形成模制堆叠体，模制堆叠体包括交替地布置在衬底上的多个绝缘层和多个牺牲层；通过顺序地图案化模制堆叠体来形成初步焊盘结构，其中，初步焊盘结构具有阶梯形状，并且包括连接到多个牺牲层中的至少一个牺牲层的初步焊盘部分，并且初步焊盘部分在垂直于衬底的上表面的竖直方向上具有比至少一个牺牲层更大的厚度；形成单元接触
孔，单元接触孔在竖直方向上延伸穿过初步焊盘部分和在初步焊盘部分下方的多个牺牲层部分，并且包括在水平方向上延伸的第一延伸部分；在第一延伸部分中形成牺牲环图案；在单元接触孔内形成牺牲插塞；通过去除多个牺牲层来形成多个栅极空间，并且通过去除初步焊盘部分和牺牲环图案来形成焊盘空间；在多个栅极空间和焊盘空间的内壁上形成介电衬层；在介电衬层上在多个栅极空间内形成多个栅电极，并在焊盘空间内形成焊盘部分；去除牺牲插塞以暴露焊盘部分的侧壁，并且去除介电衬层的暴露在单元接触孔中的一部分；以及在单元接触孔中形成单元接触插塞，单元接触插塞接触焊盘部分的侧壁并且在竖直方向上延伸。
[0009]根据本专利技术构思的一些方面，提供了一种制造半导体器件的方法，并且该方法可以包括：形成模制堆叠体，模制堆叠体包括交替地布置在衬底上的多个绝缘层和多个牺牲层；通过顺序地图案化模制堆叠体来形成初步焊盘结构，其中，初步焊盘结构包括连接到多个牺牲层中的至少一个牺牲层的初步焊盘部分；形成单元接触孔，单元接触孔在竖直方向上延伸穿过初步焊盘部分和在初步焊盘部分下方的多个牺牲层部分；通过横向扩展在单元接触孔的内壁处暴露的初步焊盘部分和多个牺牲层部分来形成第一延伸部分和多个第二延伸部分；在单元接触孔的内壁上、第一延伸部分的内壁上以及多个第二延伸部分的内壁上形成绝缘衬层；在第一延伸部分内在第一延伸部分的内壁上形成牺牲环图案；通过执行氧化工艺，将绝缘衬层的布置在多个第二延伸部分的内壁上的一部分转化为氧化物衬层；在多个第二延伸部分内在多个第二延伸部分的内壁上分别形成多个绝缘环图案；在单元接触孔内形成牺牲插塞；以及用多个栅电极替换多个牺牲层，并且用焊盘部分替换初步焊盘部分、绝缘衬层和牺牲环图案。
附图说明
[0010]根据以下结合附图进行的详细描述，将更清楚地理解本公开的各个方面和本公开的实施例的示例，在附图中：
[0011]图1是根据一些实施例的半导体器件的框图；
[0012]图2是根据一些实施例的半导体器件的存储器单元阵列的等效电路图；
[0013]图3是示出了根据一些实施例的半导体器件的代表性配置的透视图；
[0014]图4是示出了图3的半导体器件的平面图；
[0015]图5是沿图4的线A
‑
A'截取的截面图；
[0016]图6是图5的区域CX1的放大图；
[0017]图7是图5的区域CX2的放大图；
[0018]图8是示出了根据一些实施例的半导体器件的截面图；
[0019]图9是示出了根据一些实施例的半导体器件的截面图；
[0020]图10是示出了根据一些实施例的半导体器件的截面图；
[0021]图11是图10的区域CX3的放大图；
[0022]图12是示出了根据一些实施例的半导体器件的截面图；
[0023]图13至图29是示出了根据一些实施例的制造半导体器件的方法的截面图，其中图13至图17、图24和图27A是对应于沿图4的线A
‑
A'截取的截面的截面图，并且图18至图23、图25、图26、图27B、图28和图29是对应于图5的区域CX1的截面的截面图；
[0024]图30是示意性地示出了根据一些实施例的包括半导体器件的数据存储系统的图；
[0025]图31是示意性地示出了根据一些实施例的包括半导体器件的数据存储系统的透视图；以及
[0026]图32是示意性地示出了根据一些实施例的半导体封装的截面图。
具体实施方式
[0027]在下文中，将参考附图详细描述本公开的各个方面的一些实施例以及本公开的专利技术构思。
[0028]图1是根据一些实施例的半导体器件10的框图。
[0029]参照图1，半导体器件10可以包括存储器单元阵列20和外围电路30。存储器单元阵列20可以包括多个存储器单元块BLK1、BLK2、......、BLKn。多个存储器单元块BLK1、BLK2、......、BLKn中的每一个可以包括多个存储器单元。存储器单元块BLK1、BLK2、......、BLKn可以通过位线BL、字线WL、串选择线SSL和地选择线GSL连接到外围电路30。
[0030]外围电路30可以包括行解码器32、页缓冲器34、数据输入/输出电路36和控制逻辑38。尽管在图1中未示出，外围电路30还可以包括各种组件中的一种或多种，例如输入/本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，所述方法包括：形成模制堆叠体，所述模制堆叠体包括交替地布置在衬底上的多个绝缘层和多个牺牲层；通过顺序地图案化所述模制堆叠体来形成初步焊盘结构，其中，所述初步焊盘结构包括连接到所述多个牺牲层中的至少一个牺牲层的初步焊盘部分，并且所述初步焊盘部分在垂直于所述衬底的上表面的竖直方向上具有比所述至少一个牺牲层更大的厚度；形成单元接触孔，所述单元接触孔在所述竖直方向上延伸穿过所述初步焊盘部分并且穿过在所述初步焊盘部分下方的多个牺牲层部分；通过横向扩展在所述单元接触孔的内壁处暴露的所述初步焊盘部分和所述多个牺牲层部分来形成第一延伸部分和多个第二延伸部分；在所述第一延伸部分中形成第一绝缘衬层和牺牲环图案；在所述多个第二延伸部分的每一个中形成氧化物衬层和绝缘环图案；在所述单元接触孔内形成牺牲插塞；以及用多个栅电极替换所述多个牺牲层，并且用焊盘部分替换所述初步焊盘部分、所述第一绝缘衬层和所述牺牲环图案。2.根据权利要求1所述的方法，其中，形成所述氧化物衬层和所述绝缘环图案包括：在所述多个第二延伸部分的内壁上形成第二绝缘衬层；通过对所述第二绝缘衬层执行氧化工艺，在所述多个第二延伸部分的内壁上形成氧化物衬层；以及在所述多个第二延伸部分内在所述多个第二延伸部分的内壁上和所述氧化物衬层上形成绝缘环图案。3.根据权利要求2所述的方法，其中，所述第一绝缘衬层和所述第二绝缘衬层在单个工艺中形成。4.根据权利要求1所述的方法，其中，所述氧化物衬层围绕所述绝缘环图案的顶表面、底表面和外壁，并且其中，所述氧化物衬层布置在所述绝缘环图案和与所述绝缘环图案相对应的所述栅电极之一之间。5.根据权利要求1所述的方法，其中，当在平面图中观察时，所述牺牲插塞被所述氧化物衬层和所述绝缘环图案围绕。6.根据权利要求1所述的方法，其中，用所述多个栅电极替换所述多个牺牲层并且用所述焊盘部分替换所述初步焊盘部分、所述第一绝缘衬层和所述牺牲环图案包括：通过去除所述多个牺牲层来形成多个栅极空间；通过去除所述初步焊盘部分、所述第一绝缘衬层和所述牺牲环图案，形成与所述多个栅极空间中的每一个栅极空间连通的焊盘空间；在所述多个栅极空间和所述焊盘空间的内壁上形成介电衬层；以及在所述介电衬层上，在所述多个栅极空间内形成所述多个栅电极，并且在所述焊盘空间内形成所述焊盘部分。7.根据权利要求6所述的方法，还包括：去除所述牺牲插塞并且暴露所述单元接触孔；
去除所述介电衬层的暴露在所述单元接触孔中的一部分，并且暴露所述焊盘部分的侧壁；以及在所述单元接触孔中形成单元接触插塞，所述单元接触插塞接触所述焊盘部分的侧壁、所述氧化物衬层和所述绝缘环图案并且在所述竖直方向上延伸。8.根据权利要求7所述的方法，其中，所述介电衬层包括高k介电氧化物，所述高k介电氧化物包括氧化铪、氧化铝、氧化锆、氧化钽或其组合。9.根据权利要求8所述的方法，其中，所述介电衬层布置在所述多个栅电极的顶表面和底表面上、以及所述焊盘部分的顶表面和底表面上，并且其中，在所述焊盘部分和所述单元接触插塞之间不存在所述介电衬层。10.根据权利要求1所述的方法，其中，所述初步焊盘部分包括：第一初步焊盘层，包括第一绝缘材料，所述第一绝缘材料与所述多个牺牲层中包括的材料相同；以及第二初步焊盘层，位于所述第一初步焊盘层上，并且包括第二绝缘材料，所述第二绝缘材料与所述多个牺牲层中包括的材料不同。11.根据权利要求10所述的方法，其中，所述第一延伸部分具有倾斜的侧壁，并且其中，所述第一延伸部分的顶部的宽度比所述第一延伸部分的底部的宽度大。12.一种制造半导体器件的方法，所述方法包括：形成模制堆叠体，所述模制堆叠体包括交替地布置在衬底上的多个绝缘层和多个牺牲层；通过顺序地图案化所述模制堆叠体来形成初步焊盘结构，其中，所述初步焊盘结构具有阶梯形状，并且包括连接到所述多个牺牲层中的至少一个牺牲层的初步焊盘部分，并且所述初步焊盘部分在垂直于所述衬底的上表面的竖直方向上具有比所述至少一个牺牲层更大的厚度；形成单元接触孔，所述单元接触孔在所述竖直方向上延伸穿过所述初步焊盘部分和在所述初步焊盘部分下方的多个牺牲...

【专利技术属性】
技术研发人员：姜相敏，金亨俊，李相受，张祐赈，崔铜成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：