集成电路系统的导电通孔、包括存储器单元串的存储器阵列、形成集成电路系统的导电通孔的方法，以及形成包括存储器单元串的存储器阵列的方法技术方案

一种用于形成集成电路系统的导电通孔的方法包括在竖向细长开口的侧壁上方侧向形成衬里。所述衬里包括元素形态硅。在所述竖向细长开口中离子植入所述衬里的最上部分的所述元素形态硅。相对于所述衬里的处于所述最上部分下方的下部部分的不经历所述离子植入的所述元素形态硅，选择性地蚀刻所述衬里的所述最上部分的所述经离子植入的元素形态硅。使所述衬里的所述下部部分的所述元素形态硅与金属卤化物反应以形成所述竖向细长开口的下部部分中的元素形态金属，所述元素形态金属是来自所述金属卤化物的金属。在所述竖向细长开口中在所述元素形态金属顶上并且直接抵靠所述元素形态金属形成导电材料。本文公开了其它实施例，包含独立于方法的结构。包含独立于方法的结构。包含独立于方法的结构。

【技术实现步骤摘要】
【国外来华专利技术】集成电路系统的导电通孔、包括存储器单元串的存储器阵列、形成集成电路系统的导电通孔的方法，以及形成包括存储器单元串的存储器阵列的方法


[0001]本文所公开的实施例涉及集成电路系统的导电通孔、包括存储器单元串的存储器阵列、形成集成电路系统的导电通孔的方法，以及形成包括存储器单元串的存储器阵列的方法。

技术介绍

[0002]存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个体存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线和存取线的组合唯一地寻址。
[0003]存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个体存储器单元可经配置以存储两个以上电平或状态的信息。
[0004]场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极去除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
[0005]快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态硬盘的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
[0006]NAND可以是集成式快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元单独地包括可逆地可编程的竖直晶体管。控制件或其它电路系统可形成于竖直堆叠的存储器单元之下。其它易失性或非易失性存储器阵列架构也可包括单独地包括晶体管的竖直堆叠式存储器单元。
[0007]存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如，如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开案中的任一个中所展示和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层面中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处所谓的“阶梯状结构”中发生。阶梯结构包含限定个别字线的接触区的个别“台阶”(替代地被称为“梯级”或“阶梯”)，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。
附图说明
[0008]图1是根据本专利技术的实施例的处于处理中的衬底的一部分穿过图2中的线1
‑
1截取的横截面示意图。
[0009]图2是穿过图1中的线2
‑
2截取的横截面示意图。
[0010]图3
‑
5是图1和2的部分的放大视图。
[0011]图6
‑
14是根据本专利技术的一些实施例的处理中的图1
‑
5的构造或其部分的示意性连续截面图、展开图、放大图和/或部分图。
[0012]图15
‑
21示出本专利技术的替代实例方法和/或结构实施例。
具体实施方式
[0013]本专利技术的实施例的动机是克服与形成高导电通孔相关的问题，不过本专利技术不限于此。举例来说，在如上文所描述的存储器电路系统的制造中，导电通孔形成为将不同高程的不同电子组件电耦合在一起。随着集成电路竖直生长，导电通孔的高度也竖直增长。可能具有挑战性的是填充将在其中收纳导电通孔的高长宽比的高触点开口。当需要导电通孔材料具有大的晶粒大小并且在导电通孔中不形成空隙空间的情况下尤其如此。大的晶粒大小往往会增加固有导电性。空隙空间的存在最好的情况是会降低导电性，更糟糕的是可能会导致电路系统不可操作。
[0014]本专利技术的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列为例如NAND或其它存储器单元的阵列，其在阵列下可具有至少一些外围控制电路系统(例如阵列下CMOS)。本专利技术的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理，以及不论是现有的还是未来开发的都与晶体管栅极的形成时间无关的其它处理。本专利技术的实施例还涵盖与制造方法无关的存储器阵列(例如，NAND架构)。然而，本专利技术涵盖形成任何现有或未来开发的集成电路系统的导电通孔。本专利技术的实施例也涵盖与制造方法无关的集成电路系统的导电通孔。参考图1
‑
14描述第一实例方法实施例。
[0015]图1
‑
5示出具有阵列12的实例构造10，在所述阵列中已形成晶体管和/或存储器单元56的竖向延伸串49。此包含具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/隔绝(即，其中以电学方式)材料中的任何一或多种材料的基底衬底11。各种材料竖向形成于基底衬底11上方。材料可图1
‑
5所描绘的材料的旁边、竖向向内或竖向向外。例如，可以在基础衬底11上方、周围或内部的某处提供集成电路系统的其它部分或全部制造的组件。还可以制造用于操作存储器单元竖向延伸串的阵列(例如，阵列12)内的组件的控制和/或其它外围电路系统，并且所述系统可以或可以不完全或部分地在阵列或子阵列内。此外，也
可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。在此文件中，“子阵列”也可视为阵列。
[0016]包括导体材料17的导体层面16已形成于衬底11上方。导体层面16可包括用于控制对将在阵列12内形成的晶体管和/或存储器单元的读取和写入存取的控制电路系统(例如外围阵列下电路系统和/或公共源极线或板)的部分。包括竖直交替的绝缘层面20和导电层面22的堆叠18形成于导体层面16方。在一些实施例中，导电层面22被称作第一层面22，且绝缘层面20被称作第二层面20。层面20和22中的每一个的实例厚度是22到60纳米。与一或多个其它层面20和/或22相比，实例最上层面20可较厚/最厚。仅展示少量的层面20和22，其中堆叠18更可能包括几十、一百或更多(等本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于形成集成电路系统的导电通孔的方法，其包括：在竖向细长开口的侧壁上方侧向形成衬里，所述衬里包括元素形态硅；在所述竖向细长开口中离子植入所述衬里的最上部分的所述元素形态硅；相对于所述衬里的处于所述最上部分下方的下部部分的不经历所述离子植入的所述元素形态硅，选择性地蚀刻所述衬里的所述最上部分的所述经离子植入的元素形态硅；使所述衬里的所述下部部分的所述元素形态硅与金属卤化物反应以形成所述竖向细长开口的下部部分中的元素形态金属，所述元素形态金属是来自所述金属卤化物的金属；和在所述竖向细长开口中在所述元素形态金属顶上并且直接抵靠所述元素形态金属形成导电材料。2.根据权利要求1所述的方法，其包括在所述竖向细长开口的底部上方的中心形成所述元素形态硅，借此一开始形成的所述衬里具有向上敞开的容器形状。3.根据权利要求1所述的方法，其包括在其中收纳所述竖向细长开口的材料顶表面上方形成从所述竖向细长开口径向向外的所述衬里，所述离子植入进行到所述衬里的从所述竖向细长开口径向向外的那个部分的所述元素形态硅中，所述蚀刻移除所述衬里的从所述竖向细长开口径向向外的那个部分的所述元素形态硅。4.根据权利要求1所述的方法，其中所述离子植入与竖直方向成角度，使得所述下部部分的所述元素形态硅不会经历所述离子植入。5.根据权利要求1所述的方法，其中所述离子植入是竖直的。6.根据权利要求5所述的方法，其包括：在所述竖向细长开口的底部上方的中心形成所述元素形态硅，借此所述衬里具有向上敞开的容器形状，容器底部从容器侧壁径向向内收纳，所述容器底部包括所述元素形态硅；所述竖直离子植入也进行到所述衬里的所述下部部分的所述容器底部的所述元素形态硅中；且当蚀刻所述衬里的所述最上部分的所述经离子植入的元素形态硅时，蚀刻掉所述经离子植入的容器底部。7.根据权利要求1所述的方法，其中物质是As、Ge、Ar、In、Sb、和BF2中的至少一种。8.根据权利要求1所述的方法，其中所述蚀刻包括使用H3PO4。9.根据权利要求1所述的方法，其中所述金属卤化物是氟化物和氯化物中的至少一种。10.根据权利要求1所述的方法，其中所述金属是W、Mo、Nb、Ni、Co和Ta中的至少一种。11.根据权利要求1所述的方法，其中所述金属卤化物包括WF6且所述元素形态金属是W。12.根据权利要求1所述的方法，其中所述导电材料包括直接抵靠所述元素形态金属的金属材料。13.根据权利要求12所述的方法，其中所述金属材料是所述元素形态金属。14.根据权利要求13所述的方法，其中所述竖向细长开口的所述下部部分中的所述元素形态金属和所述导电材料的所述元素形态金属是结晶体并且还有相对于彼此不同的结晶相。15.根据权利要求1所述的方法，其中所述衬里在所述反应之后包括从所述元素形态金属径向向外并且直接抵靠所述元素形态金属的金属硅化物，所述金属硅化物的所述金属是
来自所述金属卤化物的所述金属。16.根据权利要求1所述的方法，其中所述衬里包括从所述元素形态硅径向向外的金属材料。17.根据权利要求16所述的方法，其中所述衬里包括从所述金属材料径向向外的绝缘体材料。18.根据权利要求17所述的方法，其中所述衬里在所述反应之后包括径向夹在所述金属材料与所述元素形态金属之间的金属硅化物，所述金属硅化物的所述金属是来自所述金属卤化物的所述金属。19.根据权利要求1所述的方法，其中所述元素形态硅是多晶体。20.根据权利要求1所述的方法，其中所述元素形态硅是单晶体。21.根据权利要求1所述的方法，其中所述元素形态硅是非晶体。22.根据权利要求1所述的方法，其包括：形成包括存储器单元串的存储器阵列，包含形成包括竖直交替的绝缘层面和导电层面的堆叠，所述存储器单元串包括所述堆叠中的沟道材料串；和形成至少部分地穿过所...

【专利技术属性】
技术研发人员：王宜平，J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：