半导体器件的制造方法技术

本申请公开了一种半导体器件的制造方法，该半导体器件的制造方法包括：提供一基底，并在基底上形成沟槽；在基底表面和沟槽上形成图案化的掩膜层，图案化的掩膜层暴露沟槽的第一侧壁；以图案化的掩膜层为掩膜，并从预设注入方向和预设注入角度对第一侧壁进行离子注入，以在第一侧壁形成具有预设形状的非晶层；去除非晶层和图案化的掩膜层，以得到非对称沟槽。本方案可以提高半导体器件的性能。本方案可以提高半导体器件的性能。本方案可以提高半导体器件的性能。

【技术实现步骤摘要】
半导体器件的制造方法


[0001]本申请涉及半导体
，具体涉及一种半导体器件的制造方法。

技术介绍

[0002]现代电子技术对半导体材料提出了高压、高频、高功率、高温以及抗辐射等新要求，而宽带隙第三代半导体材料碳化硅(SiC)拥有宽禁带、高临界击穿电场、高饱和电子迁移率、高熔点和高热导率等优点，是制备功率电子器件的理想半导体材料。在SiC开关器件中，金氧半场效晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor,MOSFET)具有开关速度快、耐高压和功耗低等优点，其主要分为平面型和沟槽型，由于沟槽型器件采用的竖直沟道，电子迁移率更高且没有结型场效应晶体管(Junction Field
‑
Effect Transistor，JFET)效应，与平面型SiC
‑
MOSFET相比，沟槽型SiC
‑
MOSFET可以实现更低的导通电阻，因此沟槽型SiC
‑
MOSFET具有更加广阔的发展前景。
[0003]然而，由于常规的对称沟槽型SiC
‑
MOSFET的沟槽迁移率较低，导致SiC
‑
MOSFET出现电流密度小、导通电阻较大等问题，影响器件性能。

技术实现思路

[0004]本申请提供了一种半导体器件的制造方法，可以提高半导体器件的性能。
[0005]本申请提供了一种半导体器件的制造方法，包括：
[0006]提供一基底，并在所述基底上形成沟槽；
[0007]在所述基底表面和所述沟槽上形成图案化的掩膜层，所述图案化的掩膜层暴露所述沟槽的第一侧壁；
[0008]以所述图案化的掩膜层为掩膜，并从预设注入方向和预设注入角度对所述第一侧壁进行离子注入，以在所述第一侧壁形成具有预设形状的非晶层；
[0009]去除所述非晶层和所述图案化的掩膜层，以得到非对称沟槽。
[0010]在本申请提供的半导体器件的制造方法中，所述预设注入方向为所述第一侧壁的上方，所述预设注入角度为0
°
。
[0011]在本申请提供的半导体器件的制造方法中，所述离子注入的注入离子为硅离子，注入剂量为8E14，注入能量为50keV。
[0012]在本申请提供的半导体器件的制造方法中，所述预设注入方向为所述第一侧壁的左侧，所述预设注入角度为4
°
。
[0013]在本申请提供的半导体器件的制造方法中，所述离子注入的注入离子为氖离子，注入剂量为2E15，注入能量为37keV。
[0014]在本申请提供的半导体器件的制造方法中，所述预设注入方向为所述第一侧壁的右侧，所述预设注入角度为4
°
。
[0015]在本申请提供的半导体器件的制造方法中，所述离子注入的注入离子为氩离子，注入剂量为4.8E14，注入能量为70keV。
[0016]在本申请提供的半导体器件的制造方法中，所述在所述基底表面和所述沟槽上形成图案化的掩膜层，所述图案化的掩膜层暴露所述沟槽的第一侧壁，包括：
[0017]形成覆盖所述基底表面和所述沟槽上的掩膜层；
[0018]对所述掩膜层进行光刻，形成暴露所述第一侧壁的图案化的掩膜层。
[0019]在本申请提供的半导体器件的制造方法中，所述对所述掩膜层进行光刻，形成暴露所述第一侧壁的图案化的掩膜层，包括：
[0020]在所述掩膜层上形成具有预设图案的光刻胶层；
[0021]以所述光刻胶层为掩膜对所述掩膜层进行蚀刻，形成暴露所述第一侧壁的图案化的掩膜层。
[0022]在本申请提供的半导体器件的制造方法中，所述去除所述非晶层和所述图案化的掩膜层，以得到非对称沟槽，包括
[0023]采用碱性蚀刻去除所述非晶层；
[0024]采用湿法蚀刻去除所述图案化的掩膜层，以得到非对称沟槽。
[0025]综上，本申请提供的半导体器件的制造方法包括：提供一基底，并在所述基底上形成沟槽；在所述基底表面和所述沟槽上形成图案化的掩膜层，所述图案化的掩膜层暴露所述沟槽的第一侧壁；以所述图案化的掩膜层为掩膜，并从预设注入方向和预设注入角度对所述第一侧壁进行离子注入，以在所述第一侧壁形成具有预设形状的非晶层；去除所述非晶层和所述图案化的掩膜层，以得到非对称沟槽。本方案可以通过在沟槽的第一侧壁形成具有预设形状的非晶层，然后再去除该非晶层，得到非对称沟槽。非对称沟槽可以提高沟槽的迁移率，从而提高半导体器件的性能。
附图说明
[0026]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1是本申请实施例提供的半导体器件的制造方法的流程示意图。
[0028]图2
‑
图9是本申请实施例提供的半导体器件的中间件结构示意图。
[0029]图10是本申请实施例提供的半导体器件的结构示意图。
[0030]图11是本申请实施例提供的离子注入方式示意图。
具体实施方式
[0031]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0032]需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有
的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
[0033]应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0034]在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
[0035]需要说明的是，在本申请的描述中，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供一基底，并在所述基底上形成沟槽；在所述基底表面和所述沟槽上形成图案化的掩膜层，所述图案化的掩膜层暴露所述沟槽的第一侧壁；以所述图案化的掩膜层为掩膜，并从预设注入方向和预设注入角度对所述第一侧壁进行离子注入，以在所述第一侧壁形成具有预设形状的非晶层；去除所述非晶层和所述图案化的掩膜层，以得到非对称沟槽。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述预设注入方向为所述第一侧壁的上方，所述预设注入角度为0
°
。3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述离子注入的注入离子为硅离子，注入剂量为8E14，注入能量为50keV。4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述预设注入方向为所述第一侧壁的左侧，所述预设注入角度为4
°
。5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述离子注入的注入离子为氖离子，注入剂量为2E15，注入能量为37keV。6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述预设注...

【专利技术属性】
技术研发人员：苏芳，冯锐，朱普磊，陈骁，杨俊，相奇，
申请(专利权)人：广东芯粤能半导体有限公司，
类型：发明
国别省市：