半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制造方法，应用于半导体领域。本发明专利技术提供了一种在现有技术的基础上且无需添加额外的工艺的双SOI衬底上，形成DSOI器件结构的方法，具体的，其通过将现有技术中形成背栅开口的步骤调整到形成栅极结构的步骤之前，然后，再利用在形成栅极结构过程中沉积的栅极材料层会同时填满已形成的背栅开口，从而在经过后续刻蚀步骤和导电插塞填充步骤之后，使通过背栅开口形成的导电插塞中不仅包含导电材料，其还包含栅极材料，从而在沉积层间介质层之后，并在CT刻蚀工艺形成导电插塞时，避免了DSOI结构中因双SOI衬底厚度较厚而导致的极端台阶差引发的工艺风险。风险。风险。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体制造领域，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]绝缘体上硅(SOI,Silicon on Insulator)材料在顶层硅膜和衬底之间有一层绝缘层(通常为二氧化硅)作为隔离。采用该材料的集成电路工艺将MOS(金属氧化物半导体场效应管)等器件做在顶层硅膜上，是一种全介质隔离技术。该技术彻底消除了传统体硅工艺的闩锁效应；具有寄生电容小、速度快、功耗低、集成度高等优点。但是由于电中性体区的存在和全介质隔离结构影响，当MOS器件处于体悬浮状态工作时，载流子碰撞电离产生的电子空穴对，空穴会流向体区并积累在体区，使体区电位升高。由此带来一系列的寄生效应，如“Kink”效应(翘曲效应)、单管闩锁效应及记忆效应等，影响MOS管的特性和集成电路性能。为了解决体悬浮效应，通常要把体区引出接源区或接地，形成体区电荷的卸放通路。
[0003]而Double Silicon On Insulator(DSOI)是在Silicon On Insulator(SOI)基础上增加二氧化硅层(SiO2)和单晶硅层(Si)而形成,既具备了SOI结构优秀的抗单粒子效应能力，又增加了利用中间硅层引出背栅端，对不同的器件施加不同的背偏电压调制的优点。DSOI结构在抗辐射,抑制电路
‑
传感器串扰以及节省芯片面积方面均较普通体硅工艺和SOI工艺有较大的改进，工业界已经有较多应用。
[0004]图1为典型的DSOI结构背栅调制器件的示意图，其中BW1和BW2为不同背栅开口，由开口引出到背栅，外加不同电位对器件进行分别调制。由示意图可以看出，此工艺存在的一个重大风险点在于，在接触孔蚀刻时，最高处与最低处的台阶差接近(栅极结构350顶面上的导电插塞270的底部到BW2中形成的导电插塞270底部的距离差)，而在层间介质层(ILD)260中刻蚀接触孔CT的时候，通常最深可在层间介质层(ILD)260中形成深度为的CT，因此，在DSOI衬底上形成器件的多个CT时，就需要如图1所示的既要确保最深处BW2中的接触孔CT蚀刻干净，又要保证最浅处栅极结构350顶面上的接触孔CT不会过蚀刻，即，CT蚀刻之容错空间非常小，工艺存在重大隐患。
[0005]针对问题，业界目前并无较好解决方案，通常是人为调大接触孔CT的尺寸CD并对接触孔CT的刻蚀工艺进行极限化调试，以尽量满足需求，但实际来看，效果并不好。

技术实现思路

[0006]本专利技术的目的在于提供一种半导体器件及其制造方法，以提出一种在现有技术的基础上且无需添加额外的工艺双SOI衬底上，形成DSOI器件结构的方法，以解决DSOI器件结构中因双SOI衬底而导致形成的接触孔的蚀刻容错空间小的问题。
[0007]为解决上述技术问题，本专利技术提供一种半导体器件的制造方法，所述制造方法包括：
[0008]提供一具有栅极区域和背栅区域的双SOI衬底，所述双SOI衬底具有自下至上依次堆叠的底部半导体层、第一绝缘埋层、中部半导体层、第二绝缘埋层和顶部半导体层；
[0009]对所述双SOI衬底中的顶部半导体层和中部半导体层进行刻蚀和填充，以在所述栅极区域和所述背栅区域的剩余的双SOI衬底中分别形成一浅沟槽隔离结构；
[0010]对所述背栅区域对应的双SOI衬底进行刻蚀工艺，以在所述背栅区域的双SOI衬底中形成一底部暴露出剩余部分的中部半导体层的第一背栅开口和一底部暴露出剩余部分的底部半导体层的第二背栅开口；
[0011]形成栅极材料层，所述栅极材料层覆盖在栅极区域的剩余的顶部半导体层的表面上和背栅区域的剩余的浅沟槽隔离结构的表面上，并同时至少填满背栅区域中形成的所述第一背栅开口和所述第二背栅开口；
[0012]对所述栅极材料层进行刻蚀工艺，以在所述栅极区域中形成栅极堆叠结构，同时选择性的去除填充在所述第一背栅开口和所述第二背栅开口中的部分厚度的栅极材料层；
[0013]在所述栅极堆叠结构的表面上以及所述第一背栅开口和第二背栅开口中剩余的栅极材料层的表面上形成导电插塞。
[0014]进一步的，所述底部半导体层、中部半导体层和顶部半导体层的材料可以包括硅，所述第一绝缘埋层和所述第二绝缘埋层的材料可以包括二氧化硅。
[0015]进一步的，对所述双SOI衬底中的顶部半导体层和中部半导体层进行刻蚀和填充，以在所述栅极区域和所述背栅区域的剩余的双SOI衬底中分别形成一浅沟槽隔离结构的步骤，可以包括：
[0016]在所述双SOI衬底的表面上依次形成垫氧化层、氮化硅层和第一光刻胶层；
[0017]以所述第一光刻胶层为掩模，对所述氮化硅层、垫氧化层和顶部半导体层进行第一次刻蚀，以保留覆盖在所述栅极区域中的部分顶部半导体层，同时去除覆盖在所述背栅区域中的所有顶部半导体层；
[0018]对所述第二绝缘埋层和中部半导体层进行第二次刻蚀，以在所述栅极区域和所述背栅区域的剩余的双SOI衬底中分别形成一底部暴露出部分所述第一绝缘埋层的浅沟槽；
[0019]在所述浅沟槽中填充绝缘隔离介质层，以形成所述浅沟槽隔离结构，且所述绝缘隔离介质层延伸覆盖在第一次刻蚀后暴露出的第二绝缘埋层的表面上。
[0020]进一步的，对所述背栅区域对应的双SOI衬底进行刻蚀工艺，以在所述背栅区域的双SOI衬底中形成一底部暴露出剩余部分的中部半导体层的第一背栅开口和一底部暴露出剩余部分的底部半导体层的第二背栅开口的步骤，可以包括：
[0021]在所述浅沟槽隔离结构的表面上和第一次刻蚀后覆盖在所述栅极区域中的部分顶部半导体层的表面上形成第二光刻胶层；
[0022]以所述第二光刻胶层为掩模，对所述背栅区域中的所述绝缘隔离介质层以及位于其下的第二绝缘埋层进行刻蚀，以形成所述第一背栅开口；
[0023]在所述形成有所述第一背栅开口的双SOI衬底的表面上形成第三光刻胶层，并以所述第三光刻胶层为掩模，对所述背栅区域中形成的浅沟槽隔离结构和第一绝缘埋层进行刻蚀，以形成所述第二背栅开口。
[0024]进一步的，在所述栅极区域中形成栅极堆叠结构的刻蚀工艺可以为干法刻蚀或可以为湿法刻蚀。
[0025]进一步的，所述栅极材料层可以包括掺杂后的多晶硅材料，所述多晶硅材料的掺杂离子类型可以为N型离子。
[0026]进一步的，在形成所述栅极堆叠结构之后，且在形成所述导电插塞之前，所述方法还可以包括：
[0027]在所述栅极区域的双SOI衬底的表面上沉积侧墙材料层，并对所述侧墙材料层进行刻蚀工艺，以在所述栅极堆叠结构的侧壁上形成侧墙。
[0028]进一步的，在所述栅极堆叠结构的表面上以及所述第一背栅开口和第二背栅开口中剩余的栅极材料层的表面上形成导电插塞的步骤，可以包括：
[0029]在形成有所述栅极堆叠结构的双SOI衬底上沉积层间介质层，并对所述层间介质层进行刻蚀工艺，以在所述栅极堆叠结构的表面上以及所述第一背栅开口和第二背栅开口中剩余的栅极材料层的表面分别形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供一具有栅极区域和背栅区域的双SOI衬底，所述双SOI衬底具有自下至上依次堆叠的底部半导体层、第一绝缘埋层、中部半导体层、第二绝缘埋层和顶部半导体层；对所述双SOI衬底中的顶部半导体层和中部半导体层进行刻蚀和填充，以在所述栅极区域和所述背栅区域的剩余的双SOI衬底中分别形成一浅沟槽隔离结构；对所述背栅区域对应的双SOI衬底进行刻蚀工艺，以在所述背栅区域的双SOI衬底中形成一底部暴露出剩余部分的中部半导体层的第一背栅开口和一底部暴露出剩余部分的底部半导体层的第二背栅开口；形成栅极材料层，所述栅极材料层覆盖在栅极区域的剩余的顶部半导体层的表面上和背栅区域的剩余的浅沟槽隔离结构的表面上，并同时至少填满背栅区域中形成的所述第一背栅开口和所述第二背栅开口；对所述栅极材料层进行刻蚀工艺，以在所述栅极区域中形成栅极堆叠结构，同时选择性的去除填充在所述第一背栅开口和所述第二背栅开口中的部分厚度的栅极材料层；在所述栅极堆叠结构的表面上以及所述第一背栅开口和第二背栅开口中剩余的栅极材料层的表面上形成导电插塞。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述底部半导体层、中部半导体层和顶部半导体层的材料包括硅，所述第一绝缘埋层和所述第二绝缘埋层的材料包括二氧化硅。3.如权利要求1所述的半导体器件的制造方法，其特征在于，对所述双SOI衬底中的顶部半导体层和中部半导体层进行刻蚀和填充，以在所述栅极区域和所述背栅区域的剩余的双SOI衬底中分别形成一浅沟槽隔离结构的步骤，包括：在所述双SOI衬底的表面上依次形成垫氧化层、氮化硅层和第一光刻胶层；以所述第一光刻胶层为掩模，对所述氮化硅层、垫氧化层和顶部半导体层进行第一次刻蚀，以保留覆盖在所述栅极区域中的部分顶部半导体层，同时去除覆盖在所述背栅区域中的所有顶部半导体层；对所述第二绝缘埋层和中部半导体层进行第二次刻蚀，以在所述栅极区域和所述背栅区域的剩余的双SOI衬底中分别形成一底部暴露出部分所述第一绝缘埋层的浅沟槽；在所述浅沟槽中填充绝缘隔离介质层，以形成所述浅沟槽隔离结构，且所述绝缘隔离介质层延伸覆盖在第一次刻蚀后暴露出的第二绝缘埋层的表面上。4.如权利要求3所述的半导体器件的制造方法，其特征在于，对所述背栅区域对应的双SOI衬底进行刻蚀工艺，...

【专利技术属性】
技术研发人员：周耀辉，张松，刘群，王德进，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：