沟槽型晶体管及其形成方法技术

本申请公开一种沟槽型晶体管及其形成方法，其中形成方法包括：提供包括衬底和外延层的基底；在外延层内形成分立的多个掺杂区；刻蚀部分掺杂区和外延层，形成第一开口；在第一开口内的侧壁形成第一牺牲层，并第一开口内填充第二牺牲层；形成至少在底部暴露所述掺杂区的第二开口，第二开口的两侧还暴露第二牺牲层；去除第二牺牲层，形成位于各个掺杂区上方的第三开口；形成第一介质层，第一介质层保形覆盖第三开口，暴露第一牺牲层；去除第一牺牲层，使第三开口内侧暴露外延层；在第三开口内侧暴露的外延层处形成第二介质层；向第三开口填充半导体材料，形成栅极结构。本申请能够提升栅氧层的可靠性，使沟槽型晶体管能够应用于高电压等领域。高电压等领域。高电压等领域。

【技术实现步骤摘要】
沟槽型晶体管及其形成方法


[0001]本申请涉及半导体器件
，具体涉及一种沟槽型晶体管及其形成方法。

技术介绍

[0002]沟槽型金属
‑
氧化物
‑
半导体场效应晶体管(Trench MOSFET)具有高沟道电子迁移率、小尺寸元胞等优点。专利技术人对沟槽型晶体管进行研究，发现如图1所示，在沟槽型晶体管中，栅极沟槽底部的电场集中效应比较严重，容易降低栅极沟槽底部栅氧层的可靠性，这一因素限制了沟槽型晶体管在高电压领域的应用。

技术实现思路

[0003]鉴于此，本申请提供一种沟槽型晶体管及其形成方法，以解决传统沟槽晶体管难以应用在高电压领域的问题。
[0004]本申请提供一种沟槽型晶体管的形成方法，包括：
[0005]提供基底，所述基底包括衬底和形成于所述衬底表面的外延层；
[0006]在所述外延层内形成分立的多个掺杂区；
[0007]刻蚀部分所述掺杂区和所述掺杂区两侧的外延层，形成位于各个所述掺杂区上方的第一开口；
[0008]在所述第一开口内的侧壁形成第一牺牲层，并在内侧覆盖有所述第一牺牲层的第一开口内填充第二牺牲层；
[0009]刻蚀部分所述第二牺牲层和部分所述掺杂区，形成至少在底部暴露所述掺杂区的第二开口，所述第二开口的两侧还暴露所述第二牺牲层；
[0010]去除所述第二牺牲层，形成位于各个所述掺杂区上方的第三开口；
[0011]形成第一介质层，所述第一介质层保形覆盖所述第三开口，暴露所述第一牺牲层；
[0012]去除所述第一牺牲层，以使所述第三开口内侧暴露所述外延层；
[0013]在所述第三开口内侧暴露的所述外延层处形成第二介质层；
[0014]向所述第三开口填充半导体材料，形成栅极结构。
[0015]可选地，所述在所述外延层内形成分立的多个掺杂区包括：在所述外延层表面形成第一掩膜层，所述第一掩膜层包括多个分立的第四开口，各个所述第四开口暴露所述外延层表面；沿各个所述第四开口向所述外延层注入掺杂粒子，形成各个所述第四开口对应的掺杂区；去除所述第一掩膜层。
[0016]可选地，所述第一开口的宽度大于所述掺杂区的宽度。
[0017]可选地，所述刻蚀部分所述掺杂区和所述掺杂区两侧的外延层，形成位于各个所述掺杂区上方的第一开口，包括：在所述外延层表面形成第二掩膜层，所述第二掩膜层包括多个分立的第五开口，各个所述第五开口暴露所述掺杂区和所述掺杂区两侧的部分外延层表面；以所述第二掩膜层为掩蔽体刻蚀部分所述掺杂区和所述掺杂区两侧的外延层，形成各个所述第一开口，各个所述第一开口暴露对应的所述掺杂区的全部顶部表面和所述掺杂
区两侧的外延层。
[0018]可选地，所述在所述第一开口内的侧壁形成第一牺牲层，包括：形成保形覆盖所述第一开口的牺牲材料层；去除所述第一开口底部的所述牺牲材料层，得到覆盖所述第一开口侧壁的第一牺牲层。
[0019]可选地，所述牺牲材料层还覆盖所述第二掩膜层；在去除所述第一开口底部的所述牺牲材料层之后，所述形成方法还包括：去除所述第二掩膜层表面的所述牺牲材料层，并去除所述第二掩膜层。
[0020]可选地，所述刻蚀部分所述第二牺牲层和部分所述掺杂区，包括：在所述外延层表面形成包括多个第六开口的第三掩膜层，所述第三掩膜层覆盖所述第二牺牲层的两端，所述第六开口暴露所述第二牺牲层的中间部分表面；以所述第三掩膜层为掩蔽体，刻蚀所述第二牺牲层和部分所述掺杂区，形成至少在底部暴露所述掺杂区的第二开口；去除所述第三掩膜层。
[0021]可选地，所述第六开口对齐相应的所述掺杂区；所述第二开口在底部暴露所述掺杂区。
[0022]可选地，所述第六开口的宽度小于相应的所述掺杂区的宽度，且所述第六开口的两端均位于相应所述掺杂区的水平范围内；所述第二开口的底部和侧壁均暴露所述掺杂区。
[0023]可选地，所述第二开口的底部暴露的掺杂区为所述栅极结构的底部屏蔽区，所述第二开口的侧壁暴露的掺杂区为所述栅极结构的侧面屏蔽区；所述底部屏蔽区的厚度大于所述侧面屏蔽区的宽度。
[0024]可选地，所述第一牺牲层的材料包括SiN；所述形成第一介质层，包括：采用热氧化工艺形成所述第一介质层。
[0025]可选地，所述第一介质层的厚度范围包括100nm至800nm；和/或，所述第二介质层的厚度范围包括80nm至120nm。
[0026]可选地，所述第一介质层还覆盖所述外延层表面；所述向所述第三开口填充半导体材料，包括：形成填充所述第三开口，且覆盖所述第一介质层表面的半导体层，去除所述外延层表面的第一介质层上方的半导体层和所述外延层表面的第一介质层。
[0027]本申请还提供一种沟槽型晶体管，采用上述任一种沟槽型晶体管的形成方法形成，包括：
[0028]基底，所述基底包括衬底和形成于所述衬底表面的外延层；
[0029]多个栅极结构，位于所述外延层内，且分立设置；
[0030]屏蔽区，至少包覆各个所述栅极结构底部。
[0031]可选地，所述屏蔽区还包覆对应栅极结构底端的部分侧壁。
[0032]本申请提供的沟槽型晶体管及其形成方法，通过在外延层内形成分立的多个掺杂区，使各个掺杂区至少包覆对应栅极结构的底部，形成至少位于栅极结构底部的屏蔽区，该屏蔽区能够至少保护栅极结构底部的栅氧层和栅极结构129底部拐角处栅氧层，提升栅氧层的可靠性，使对应沟槽型晶体管能够应用于高电压领域等多类领域。
[0033]进一步地，对于各个栅极结构，第一介质层的厚度大于第二介质层的厚度，使栅极结构顶端沟道处具有较薄的栅氧层，从而使该部分栅氧层具有较低的沟道电阻，又使栅极
结构底部及下部分侧壁具有较厚的栅氧层，从而进一步提高对应栅氧层的可靠性。
[0034]进一步地，掺杂区还可以形成栅极结构的侧面屏蔽区，在底部屏蔽区保护栅极结构底部及其拐角处栅氧层的基础上，还可以保护栅极结构侧壁和相关拐角处的栅氧层，对栅氧层的保护能力更强，能够进一步提升对应沟槽型晶体管的可靠性和应用灵活性。
附图说明
[0035]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1是研究过程中的沟槽型晶体管的结构示意图；
[0037]图2是本申请一实施例中沟槽型晶体管的形成方法流程示意图；
[0038]图3a至图3t是本申请一实施例中相关步骤所成结构示意图；
[0039]图4a至图4e是本申请另一实施例中相关步骤所成结构示意图；
[0040]图5a至图5c是本申请另一实施例中相关步骤所成结构示意图。
具体实施方式
[0041]下面结合附图，对本申请实施例中的技术方案进行清楚、完整地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽型晶体管的形成方法，其特征在于，所述形成方法包括如下步骤：提供基底，所述基底包括衬底和形成于所述衬底表面的外延层；在所述外延层内形成分立的多个掺杂区；刻蚀部分所述掺杂区和所述掺杂区两侧的外延层，形成位于各个所述掺杂区上方的第一开口；在所述第一开口内的侧壁形成第一牺牲层，并在所述第一牺牲层的第一开口内填充第二牺牲层；刻蚀部分所述第二牺牲层和部分所述掺杂区，形成至少在底部暴露所述掺杂区的第二开口，所述第二开口的两侧还暴露所述第二牺牲层；去除所述第二牺牲层，形成位于各个所述掺杂区上方的第三开口；形成第一介质层，所述第一介质层保形覆盖所述第三开口，暴露所述第一牺牲层；去除所述第一牺牲层，以使所述第三开口内侧暴露所述外延层；在所述第三开口内侧暴露的所述外延层处形成第二介质层；向所述第三开口填充半导体材料，形成栅极结构。2.根据权利要求1所述的沟槽型晶体管的形成方法，其特征在于，所述在所述外延层内形成分立的多个掺杂区包括：在所述外延层表面形成第一掩膜层，所述第一掩膜层包括多个分立的第四开口，各个所述第四开口暴露所述外延层表面；沿各个所述第四开口向所述外延层注入掺杂粒子，形成各个所述第四开口对应的掺杂区；去除所述第一掩膜层。3.根据权利要求2所述的沟槽型晶体管的形成方法，其特征在于，所述第一开口的宽度大于所述掺杂区的宽度。4.根据权利要求1所述的沟槽型晶体管的形成方法，其特征在于，所述刻蚀部分所述掺杂区和所述掺杂区两侧的外延层，形成位于各个所述掺杂区上方的第一开口，包括：在所述外延层表面形成第二掩膜层，所述第二掩膜层包括多个分立的第五开口，各个所述第五开口暴露所述掺杂区和所述掺杂区两侧的部分外延层表面；以所述第二掩膜层为掩蔽体刻蚀部分所述掺杂区和所述掺杂区两侧的外延层，形成各个所述第一开口，各个所述第一开口暴露对应的所述掺杂区的全部顶部表面和所述掺杂区两侧的外延层。5.根据权利要求4所述的沟槽型晶体管的形成方法，其特征在于，所述在所述第一开口内的侧壁形成第一牺牲层，包括：形成保形覆盖所述第一开口的牺牲材料层；去除所述第一开口底部的所述牺牲材料层，得到覆盖所述第一开口侧壁的第一牺牲层。6.根据权利要求5所述的沟槽型晶体管的形成方法，其特征在于，所述牺牲材料层还覆盖所述第二掩膜层；在去除所述第一开口底部的所述牺牲材料层之后，所述形成方...

【专利技术属性】
技术研发人员：刘辉，
申请(专利权)人：广东芯粤能半导体有限公司，
类型：发明
国别省市：