半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种半导体装置的制造方法，其具备：第一工序，在半导体衬底上形成抑制杂质注入引起的缺陷增加的缺陷抑制膜；第二工序，通过从缺陷抑制膜上注入杂质而在半导体衬底表面形成元件活性区域；第三工序，除去缺陷抑制膜；第四工序，将抑制元件活性区域的界面准位上升的界面准位抑制膜形成于元件活性区域上。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
以往已知有。在(日本国)特开平5-6961号公报公开有在同一衬底上形成有双极晶体管和场效应晶体管的半导体装置(BiCMOS晶体管)的制造方法。该现有的半导体装置(BiCMOS晶体管)的制造方法，在双极晶体管的制造工序中，在进行了形成基极区域的工序之后，再进行在基极区域的表面上形成氧化膜的工序。然后，进行在氧化膜的表面上形成氮化膜的工序。此外，在该现有的半导体装置(BiCMOS晶体管)的制造方法中，在形成场效应晶体管的源极及漏极的工序时，以氧化膜为保护膜进行离子注入。
技术实现思路
本专利技术的第一方面提供一种，包括第一工序，所述第一工序在半导体衬底上形成抑制因杂质的注入而引起的缺陷增加的缺陷抑制膜；第二工序，所述第二工序通过从所述缺陷抑制膜上注入所述杂质而在所述半导体衬底表面形成元件活性区域；第三工序，所述第三工序除去所述缺陷抑制膜；以及第四工序，所述第四工序在所述元件活性区域上形成抑制所述元件活性区域的界面准位上升的界面准位抑制膜，缺陷抑制膜比界面准位抑制膜更能够抑制缺陷的增加，界面准位抑制膜比缺陷抑制膜更能够抑制界面准位的上升。本专利技术的第二方面提供一本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括：　第一工序，所述第一工序在半导体衬底上形成抑制因杂质的注入而引起的缺陷增加的缺陷抑制膜；　第二工序，所述第二工序通过从所述缺陷抑制膜上注入所述杂质而在所述半导体衬底表面形成元件活性区域；　第 三工序，所述第三工序除去所述缺陷抑制膜；以及　第四工序，所述第四工序在所述元件活性区域上形成抑制所述元件活性区域的界面准位上升的界面准位抑制膜，　所述缺陷抑制膜与所述界面准位抑制膜相比能够抑制所述缺陷的增加，　所述界面准位 抑制膜与所述缺陷抑制膜相比能够抑制所述界面准位的上升。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：岛田聪，武田安弘，大竹诚治，
申请(专利权)人：三洋电机株式会社，三洋半导体株式会社，
类型：发明
国别省市：JP[日本]