微电子装置、相关电子系统及形成微电子装置的方法制造方法及图纸

一种微电子装置包括第一裸片及附接到所述第一裸片的第二裸片。所述第一裸片包括存储器阵列区，其包括：堆叠结构，其包括垂直交替的导电结构及绝缘结构；垂直延伸的存储器胞元串，其在所述堆叠结构内；及第一接合垫结构，其垂直邻近所述垂直延伸的存储器胞元串。所述第二裸片包括：控制逻辑区，其包括控制逻辑装置，所述控制逻辑装置经配置以实现所述垂直延伸的存储器胞元串的控制操作的至少一部分；第二接合垫结构，其与所述第一接合垫结构电连通；及信号路由结构，其位于所述第一裸片与所述第二裸片之间的界面处。还描述相关微电子装置、电子系统及方法。电子系统及方法。电子系统及方法。

【技术实现步骤摘要】
【国外来华专利技术】微电子装置、相关电子系统及形成微电子装置的方法
[0001]优先权主张
[0002]本申请案主张2020年8月13日申请的标题为“微电子装置、相关电子系统及形成微电子装置的方法(Microelectronic Devices，Related Electronic Systems，and Methods of Forming Microelectronic Devices)”的序列号为16/992,566的美国专利申请案的申请日的权益。


[0003]在各种实施例中，本公开大体上涉及微电子装置设计及制造领域。更具体来说，本公开涉及形成微电子装置的方法及相关微电子装置及电子系统。

技术介绍

[0004]微电子装置设计者通常期望通过减小个别特征的尺寸及通过减小邻近特征之间的分离距离来增加微电子装置内的特征的集成水平或密度。另外，微电子装置设计者通常期望不仅紧凑，而且提供性能优势以及简化设计的设计架构。
[0005]微电子装置的一个实例是存储器装置。存储器装置通常提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，包含但不限于非易失性存储器装置(例如，NAND快闪存储器装置)。一种在非易失性存储器装置中增加存储器密度的方式是利用垂直存储器阵列(也被称为“三维(3D)存储器阵列”)架构。常规垂直存储器阵列包含延伸穿过包含导电结构及介电材料的阶层的一或多个层叠(例如，堆叠结构)中的开口的垂直存储器串。每一垂直存储器串可包含串联耦合到垂直堆叠的存储器胞元的串联组合的至少一个选择装置。如与具有晶体管的常规平面(例如，二维)布置的结构相比，通过在裸片上向上(例如，垂直)构建阵列，此配置允许更多数目个切换装置(例如，晶体管)位于裸片单位面积(即，所消耗作用表面的长度及宽度)中。
[0006]下伏于存储器装置(例如，非易失性存储器装置)的存储器阵列的基本控制逻辑结构内的控制逻辑装置已用于控制存储器装置的存储器胞元的操作(例如，存取操作、读取操作、写入操作)。可通过路由及互连结构提供与存储器阵列的存储器胞元电连通的控制逻辑装置的组合件。然而，随着存储器装置的存储器胞元的密度增加，路由及互连结构的密度展现密度及复杂度的对应增加。

技术实现思路

[0007]在一些实施例中，一种微电子装置包括第一裸片及附接到所述第一裸片的第二裸片。所述第一裸片包括存储器阵列区，所述存储器阵列区包括：堆叠结构，其包括垂直交替的导电结构及绝缘结构；垂直延伸的存储器胞元串，其在所述堆叠结构内；及第一接合垫结构，其垂直邻近所述垂直延伸的存储器胞元串。所述第二裸片包括：控制逻辑区，其包括控制逻辑装置，所述控制逻辑装置经配置以实现所述垂直延伸的存储器胞元串的控制操作的至少一部分；第二接合垫结构，其与所述第一接合垫结构电连通；及信号路由结构，其位于
所述第一裸片与所述第二裸片之间的界面处。
[0008]在其它实施例中，一种微电子装置包括：第一微电子装置结构，其包括存储器阵列区，所述存储器阵列区包括堆叠结构内的垂直延伸的存储器胞元串，所述堆叠结构包括导电结构及绝缘结构的垂直交替序列；第二微电子装置结构，其包括控制逻辑电路系统，所述控制逻辑电路系统包括互补金属氧化物半导体电路系统；及接合垫区，其在所述第一微电子装置结构与所述第二微电子装置结构之间的界面处。所述接合垫区包括：第一接合垫结构，其经耦合到所述第一微电子装置结构；第二接合垫结构，其经耦合到所述第二微电子装置结构且与所述第一接合垫结构接触；及信号路由结构，其至少与所述第二裸片接触且横向邻近所述第一接合垫结构及所述第二接合垫结构。
[0009]在又其它实施例中，一种形成微电子装置的方法包括形成第一微电子装置结构及形成第二微电子装置结构。所述第一微电子装置结构包括存储器阵列区，所述存储器阵列区包括：堆叠结构，其包括垂直交替的导电结构及绝缘结构；垂直延伸的存储器胞元串，其延伸穿过所述堆叠结构；及第一接合垫结构，其从所述堆叠结构垂直移位。所述第二微电子装置结构包括：控制逻辑区，其经配置以实现所述垂直延伸的存储器胞元串的一或多个控制操作；第二接合垫结构，其从所述控制逻辑区垂直移位；及信号路由结构，其从所述控制逻辑区垂直移位。所述方法进一步包括通过将所述第一接合垫结构耦合到所述第二接合垫结构来将所述第一微电子装置结构附接到所述第二微电子装置结构，所述信号路由结构位于所述第一微电子装置结构与所述第二微电子装置结构之间的界面处。
[0010]在进一步实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括第一微电子装置结构及第二微电子装置结构。所述第一微电子装置结构包括：堆叠结构，其包括各自包括导电结构及垂直邻近所述导电结构的绝缘结构的阶层；垂直延伸的存储器胞元串，其在所述堆叠结构内；及第一接合垫结构，其从所述堆叠结构垂直移位。所述第二微电子装置结构包括：控制逻辑区，其包括CMOS电路系统；第二接合垫结构，其经耦合到所述第一接合垫结构；及信号路由结构，其在所述第一微电子装置结构与所述第二微电子装置结构之间。
附图说明
[0011]图1A是根据本公开的实施例的第一微电子装置结构的简化部分横截面图；
[0012]图1B是图1A的第一微电子装置结构的简化部分俯视图；
[0013]图1C是根据本公开的实施例的第二微电子装置结构的简化部分横截面图；
[0014]图1D是图1C的第二微电子装置结构的简化部分俯视图；
[0015]图1E是根据本公开的实施例的微电子装置结构组合件的简化部分横截面图；
[0016]图1F是穿过接合垫区截取的图1E的微电子装置结构组合件的简化横截面图；
[0017]图2是根据本公开的实施例的微电子装置结构组合件的简化部分横截面图；
[0018]图3A是根据本公开的实施例的微电子装置结构组合件的简化部分横截面图；
[0019]图3B是图3A的微电子装置结构组合件的接合垫区的简化俯视图；
[0020]图4A及图4B是根据本公开的实施例的接合垫区的简化俯视图；
[0021]图5是根据本公开的其它实施例的接合垫区的简化俯视图；
[0022]图6A及图6B是根据本公开的额外实施例的接合垫区的简化俯视图；
[0023]图7是根据本公开的实施例的电子系统的框图；及
[0024]图8是根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
[0025]本文所包含的图解并不希望为任何特定系统、微电子结构、微电子装置或其集成电路的实际视图，而是仅为用于描述本文中的实施例的理想化表示。图之间所共有的元件及特征可保留相同数子标号，只是为了便于以下描述，元件符号以在其上引入或最全面地描述元件的图式的编号开始除外。
[0026]以下描述提供特定细节，例如材料类型、材料厚度及处理条件以便提供对本文中所描述的实施例的透彻描述。然而，所属领本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种微电子装置，其包括：第一裸片，其包括：存储器阵列区，其包括：堆叠结构，其包括垂直交替的导电结构及绝缘结构；垂直延伸的存储器胞元串，其在所述堆叠结构内；及第一接合垫结构，其垂直邻近所述垂直延伸的存储器胞元串；及第二裸片，其经附接到所述第一裸片，所述第二裸片包括：控制逻辑区，其包括控制逻辑装置，所述控制逻辑装置经配置以实现所述垂直延伸的存储器胞元串的控制操作的至少一部分；第二接合垫结构，其与所述第一接合垫结构电连通；及信号路由结构，其位于所述第一裸片与所述第二裸片之间的界面处。2.根据权利要求1所述的微电子装置，其中所述信号路由结构接触所述第一裸片的介电材料。3.根据权利要求2所述的微电子装置，其中所述信号路由结构的节距小于所述第二接合垫结构的节距。4.根据权利要求1所述的微电子装置，其中所述信号路由结构接触所述第一裸片的额外信号路由结构。5.根据权利要求4所述的微电子装置，其中所述信号路由结构的节距大于或等于所述第二接合垫结构的节距。6.根据权利要求1所述的微电子装置，其中所述第二接合垫结构位于所述信号路由结构的横向边界内。7.根据权利要求6所述的微电子装置，其中所述第二接合垫结构通过介电材料与所述信号路由结构电隔离。8.根据权利要求1所述的微电子装置，其中所述第二接合垫结构位于所述信号路由结构的横向边界外部。9.根据权利要求1到8中任一权利要求所述的微电子装置，其中所述信号路由结构包括靠近所述第二接合垫结构的倾斜部分。10.根据权利要求1到8中任一权利要求所述的微电子装置，其中所述第二裸片包括CMOS电路系统。11.一种微电子装置，其包括：第一微电子装置结构，其包括存储器阵列区，所述存储器阵列区包括堆叠结构内的垂直延伸的存储器胞元串，所述堆叠结构包括导电结构及绝缘结构的垂直交替序列；第二微电子装置结构，其包括控制逻辑电路系统，所述控制逻辑电路系统包括互补金属氧化物半导体电路系统；及接合垫区，其在所述第一微电子装置结构与所述第二微电子装置结构之间的界面处，所述接合垫区包括：第一接合垫结构，其经耦合到所述第一微电子装置结构；第二接合垫结构，其经耦合到所述第二微电子装置结构且与所述第一接合垫结构接触；及
信号路由结构，其至少与所述第二裸片接触且横向邻近所述第一接合垫结构及所述第二接合垫结构。12.根据权利要求11所述的微电子装置，其中所述第一接合垫结构的节距在从约0.5μm到约5.0μm的范围内。13.根据权利要求11所述的微电子装置，其中所述信号路由结构的节距小于约0.5μm。14.根据权利要求11所述的微电子装置，其中所述信号路由结构包括：第一信号路由结构，其在所述第一微电子装置结构的表面上；及第二信号路由结构，其在所述第二微电子装置结构的表面上且与所述第一信号路由结构接触。15.根据权利要求11所述的微电子装置，其中：所述第一接合垫结构经布置成行；且所述信号路由结构的横向延伸部分在所述行之间延伸。16.根据权利要求11所述的微电子装置，其中所述第一接合垫结构经布置成行，第一行的所述第一接合垫结构从邻近行的所述第一接合垫结构偏移。17.根据权利要求11到16中任一权利要求所述的微电子装置，其中所述第一微电子装置结构包括与所述垂直延伸的存储器胞元串电连通的线接触结构，所述线接触结构垂直插置于...

【专利技术属性】
技术研发人员：合田晃，K，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：