三维堆叠芯片及其供电配置方法技术

本申请公开了一种三维堆叠芯片及其供电配置方法，该三维堆叠芯片包括：依次层叠设置的逻辑晶圆层和存储晶圆层，电源网络，包括逻辑电源网络和存储电源网络，电源网络设置于逻辑晶圆层和存储晶圆层其中之一；或者，逻辑电源网络设置于存储晶圆层，存储电源网络设置于逻辑晶圆层。这样有利于充分利用各晶圆层的布线资源，缓解芯片的布线拥塞情况，提高芯片的可实现性。可实现性。可实现性。

【技术实现步骤摘要】
三维堆叠芯片及其供电配置方法


[0001]本申请涉及集成电路
，尤其涉及一种三维堆叠芯片及其供电配置方法。

技术介绍

[0002]随着半导体封装工艺的不断发展，三维堆叠芯片逐渐兴起。相比于二维芯片，三维堆叠芯片的供电难度显著提升，而供电方案作为整个芯片的核心，对于整个芯片的功能、性能和稳定性起决定性作用。因此供电方案引起了设计人员的高度重视，对芯片进行供电，减少电阻压降(IR Drop)，提高供电稳定性，降低对芯片布线通道的占用成为了当今供电方案设计的主题。
[0003]随着三维堆叠芯片的布线资源需求越来越大，容易存在芯片布线拥塞的问题，从而难以实现芯片预期的功能。

技术实现思路

[0004]本申请实施例提供了一种三维堆叠芯片及其供电配置方法，能够有效地改善上述三维堆叠芯片布线拥塞的技术问题。
[0005]第一方面，本申请实施例提供了一种三维堆叠芯片，包括：
[0006]依次层叠设置的逻辑晶圆层和存储晶圆层；
[0007]电源网络，包括逻辑电源网络和存储电源网络，所述电源网络设置于所述逻辑晶圆层和所述存储晶圆层其中之一；或者，
[0008]所述逻辑电源网络设置于所述存储晶圆层，所述存储电源网络设置于所述逻辑晶圆层。
[0009]进一步地，所述电源网络设置于所述存储晶圆层，所述逻辑晶圆层中逻辑芯片单元的电源引脚通过混合键合结构与设置在所述存储晶圆层中的逻辑电源网络连接。
[0010]进一步地，上述三维堆叠芯片还包括：设置于所述逻辑晶圆层表面的逻辑电源泵浦和存储电源泵浦，
[0011]所述逻辑晶圆层设置有第一硅通孔和第二硅通孔，所述逻辑电源网络通过所述第一硅通孔以及混合键合结构与所述逻辑电源泵浦连接，所述存储电源网络通过所述第二硅通孔以及混合键合结构与所述逻辑电源泵浦连接，其中，所述逻辑电源泵浦用于为所述逻辑电源网络接入外部电源，所述存储电源泵浦用于为所述存储电源网络接入外部电源。
[0012]进一步地，所述逻辑晶圆层中靠近顶层的多层金属的布线资源用于逻辑芯片单元的布线。
[0013]进一步地，所述电源网络设置于所述逻辑晶圆层，所述存储晶圆层中存储芯片单元的电源引脚通过混合键合结构与设置在所述逻辑晶圆层中的存储电源网络连接。
[0014]进一步地，上述三维堆叠芯片还包括：设置于所述逻辑晶圆层表面的逻辑电源泵浦和存储电源泵浦，
[0015]所述逻辑晶圆层中设置的逻辑电源网络以及存储电源网络分别对应与所述逻辑
电源泵浦以及存储电源泵浦直连，其中，所述逻辑电源泵浦用于为所述逻辑电源网络接入外部电源，所述存储电源泵浦用于为所述存储电源网络接入外部电源。
[0016]进一步地，所述逻辑电源网络设置于所述存储晶圆层，所述存储电源网络设置于所述逻辑晶圆层，所述逻辑晶圆层中逻辑芯片单元的电源引脚通过混合键合结构与设置在所述存储晶圆层中的逻辑电源网络连接，所述存储晶圆层中存储芯片单元的电源引脚通过混合键合结构与设置在所述逻辑晶圆层中的存储电源网络连接。
[0017]进一步地，上述三维堆叠芯片还包括：设置于所述逻辑晶圆层表面的逻辑电源泵浦和存储电源泵浦，
[0018]所述逻辑晶圆层设置有硅通孔，所述逻辑电源网络通过所述硅通孔以及混合键合结构与所述逻辑电源泵浦连接，所述存储电源网络与所述存储电源泵浦直连，其中，所述逻辑电源泵浦用于为所述逻辑电源网络接入外部电源，所述存储电源泵浦用于为所述存储电源网络接入外部电源。
[0019]第二方面，本申请实施例还提供了一种三维堆叠芯片的供电配置方法，所述方法包括：
[0020]确定三维堆叠芯片的逻辑晶圆层与存储晶圆层的布线资源；
[0021]确定所述逻辑晶圆层以及所述存储晶圆层的布线资源需求；
[0022]响应于所述布线资源以及所述布线资源需求满足预设布局布线条件，将所述三维堆叠芯片的逻辑电源网络和存储电源网络均设置于所述逻辑晶圆层和所述存储晶圆层其中之一；或者，将所述逻辑电源网络设置于所述存储晶圆层，所述存储电源网络设置于所述逻辑晶圆层。
[0023]进一步地，上述供电配置方法还包括：
[0024]针对设置在逻辑晶圆层的存储电源网络和/或设置在存储晶圆层的逻辑电源网络，设置连接电源输出端的混合键合焊盘；
[0025]通过混合键合技术将相应晶圆层中芯片单元的电源引脚与所述混合键合焊盘进行互联。
[0026]本申请实施例提供的三维堆叠芯片及其供电配置方法，通过将整个电源网络设置于逻辑晶圆层和存储晶圆层其中之一；或者，逻辑电源网络设置于存储晶圆层，存储电源网络设置于逻辑晶圆层，可以将布线资源相对紧张的晶圆层对应的电源网络转移到其他布线资源相对松弛的晶圆层中，有利于充分利用各晶圆层的布线资源，实现布线资源的合理配置，从而缓解布线紧张的晶圆层中的布线拥塞情况，提高芯片的可实现性。
[0027]上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
[0028]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0029]图1示出了本说明书实施例中三维堆叠芯片的第一种结构示意图；
[0030]图2示出了本说明书实施例中三维堆叠芯片的第二种结构示意图；
[0031]图3示出了本说明书实施例中三维堆叠芯片的第三种结构示意图；
[0032]图4示出了本说明书实施例中改进前的拥塞结果图；
[0033]图5示出了本说明书实施例中改进后的拥塞结果图；
[0034]图6本说明书实施例中三维堆叠芯片的供电配置方法的流程图。
具体实施方式
[0035]下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0036]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0037]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维堆叠芯片，其特征在于，包括：依次层叠设置的逻辑晶圆层和存储晶圆层；电源网络，包括逻辑电源网络和存储电源网络，所述电源网络设置于所述逻辑晶圆层和所述存储晶圆层其中之一；或者，所述逻辑电源网络设置于所述存储晶圆层，所述存储电源网络设置于所述逻辑晶圆层。2.根据权利要求1所述的三维堆叠芯片，其特征在于，所述电源网络设置于所述存储晶圆层，所述逻辑晶圆层中逻辑芯片单元的电源引脚通过混合键合结构与设置在所述存储晶圆层中的逻辑电源网络连接。3.根据权利要求2所述的三维堆叠芯片，其特征在于，还包括：设置于所述逻辑晶圆层表面的逻辑电源泵浦和存储电源泵浦，所述逻辑晶圆层设置有第一硅通孔和第二硅通孔，所述逻辑电源网络通过所述第一硅通孔以及混合键合结构与所述逻辑电源泵浦连接，所述存储电源网络通过所述第二硅通孔以及混合键合结构与所述逻辑电源泵浦连接，其中，所述逻辑电源泵浦用于为所述逻辑电源网络接入外部电源，所述存储电源泵浦用于为所述存储电源网络接入外部电源。4.根据权利要求2所述的三维堆叠芯片，其特征在于，所述逻辑晶圆层中靠近顶层的多层金属的布线资源用于所述逻辑芯片单元的布线。5.根据权利要求1所述的三维堆叠芯片，其特征在于，所述电源网络设置于所述逻辑晶圆层，所述存储晶圆层中存储芯片单元的电源引脚通过混合键合结构与设置在所述逻辑晶圆层中的存储电源网络连接。6.根据权利要求5所述的三维堆叠芯片，其特征在于，还包括：设置于所述逻辑晶圆层表面的逻辑电源泵浦和存储电源泵浦，所述逻辑晶圆层中设置的逻辑电源网络以及存储电源网络分别对应与所述逻辑电源泵浦以及存储电源泵浦直连，其中，所述逻辑电源泵浦用于为所述逻辑电源网络接入...

【专利技术属性】
技术研发人员：左丰国，韩洋，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：