集成电路及其制造方法技术

本揭示文件关于一种集成电路以及其制造方法。集成电路包含第一、第二及第三半导体单元区。第一单元区包含具有第一掺杂类型的第一主动区。第二半导体单元区在第二方向上连接第一单元区，且包含相应地具有第二掺杂类型及第一掺杂类型的第二主动区及第三主动区。第二主动区在第一主动区与第三主动区之间。第三单元区在第二方向上连接第二单元区，且包含具有第二掺杂类型的第四主动区。第三主动区在第四主动区与第二主动区之间。第二半导体单元区具有高度2H，且第一、第二及第三半导体单元区共同具有高度3H。具有高度3H。具有高度3H。

【技术实现步骤摘要】
集成电路及其制造方法


[0001]本揭示文件是关于一种集成电路以及其制造方法，特别是关于一种具有多个单元区的集成电路以及其制造方法。

技术介绍

[0002]半导体集成电路(integrated circuit,IC)产业生产种类广泛的模拟以及数字装置，以解决许多不同领域的问题。半导体制程技术节点的发展使组件尺寸逐渐减小，且使间距收紧，进而导致晶体管密度逐渐增加。集成电路变得更小。

技术实现思路

[0003]本揭示文件提供一种集成电路。此集成电路包含第一半导体单元区、第二半导体单元区以及第三半导体单元区。第一半导体单元区包含位于基板中且沿着第一方向延伸的第一主动区，第一主动区配置为第一掺杂类型。第二半导体单元区在第二方向上连接第一半导体单元区，并包含位于基板中且沿着第一方向延伸的第二主动区以及第三主动区，第二主动区配置为不同于第一掺杂类型的第二掺杂类型，第三主动区配置为第一掺杂类型，且第二主动区位于第一主动区与第三主动区之间。第三半导体单元区在第二方向上连接第二半导体单元区，且第三半导体单元区包含位于基板中并沿着第一方向延伸的第四主动区，第四主动区配置为第二掺杂类型，且第三主动区位于第四主动区与第二主动区之间。在第二方向上，第二半导体单元区的高度为单位高度的两倍，而第一、第二以及第三半导体单元区总共的高度为单位高度的三倍。
[0004]本揭示文件还提供另一种集成电路。此集成电路包含第一半导体单元区、第二半导体单元区以及第三半导体单元区。第一半导体单元区包含位于基板中且沿着第一方向延伸的主动区，第一半导体单元区的主动区配置为第一掺杂类型。在垂直于第一方向的第二方向上，第一半导体单元区为单位高度的0.5倍。第二半导体单元区包含位于基板中且沿着第一方向延伸的主动区，第二半导体单元区的主动区配置为不同于第一掺杂类型的第二掺杂类型。在第二方向上，第二半导体单元区为单位高度的0.5倍。第三半导体单元区在第二方向上连接第一半导体单元区以及第二半导体单元区，第三半导体单元区包含位于基板中且沿着第一方向延伸的第一主动区以及第二主动区，基板的第一主动区以及第二主动区分别配置为第二掺杂类型以及第一掺杂类型。在第二方向上，第三半导体单元区为单位高度的两倍。
[0005]本揭示文件提供一种集成电路的制造方法。制造方法包含以下步骤：形成多个主动区，包含在第一方向上延伸的第一主动区、第二主动区、第三主动区以及第四主动区，形成主动区的步骤包含以下流程：沿着垂直于第一方向的第二方向，掺杂第一主动区以及第三主动区，使其具有n型导电特性且最终具有一单位的高度；沿着垂直于第一方向的第二方向，掺杂第二主动区以及第四主动区，使其具有p型导电特性且最终具有三单元的高度。完成形成主动区的步骤之后，形成在第二方向上延伸且重叠第一主动区、第二主动区、第三主
动区以及第四主动区的多个相应部分的多个栅极结构。沿着第二方向移除覆盖于第一主动区与第二主动区之间的第一缝隙之上的栅极结构中的至少一者的部分，并在至少一栅极结构中产生一断裂，代表包含第一主动区的第一单元区与包含第二以及第三主动区的第二单元区之间的边界。沿着第二方向移除覆盖于第三主动区与第四主动区之间的第二缝隙之上的栅极结构中的至少一者的部分，并在至少一栅极结构中产生一断裂，代表包含第二单元区与包含第四主动区的第三单元区之间的边界。
附图说明
[0006]一或多个实施例作为实例而非限制，在随附附图中进行说明，其中具有相同参考号所指定的元件始终表示类似的元件。除非另有揭示，否则附图未按比例绘制。
[0007]图1根据一些实施例绘示集成电路的方块图；
[0008]图2根据一些实施例绘示集成电路布局图；
[0009]图3A以及图3B根据一些实施例绘示集成电路的相应布局图；
[0010]图3C根据一些实施例绘示将图3B的布局图沿着线3C
‑
3C'截取的横截面图；
[0011]图3D根据一些实施例绘示将图3B的布局图沿着线3D
‑
3D'截取的横截面图；
[0012]图3E根据一些实施例绘示将图3B的布局图沿着线3E
‑
3E'截取的横截面图；
[0013]图4根据一些实施例绘示集成电路的示意图；
[0014]图5根据一些实施例绘示图4的集成电路的布局图；
[0015]图6根据一些实施例绘示集成电路的示意图；
[0016]图7根据一些实施例绘示图6的集成电路的布局图；
[0017]图8根据一些实施例绘示集成电路的示意图；
[0018]图9根据一些实施例绘示图8的集成电路的布局图；
[0019]图10根据一些实施例绘示集成电路的示意图；
[0020]图11根据一些实施例绘示图10的集成电路的布局图；
[0021]图12根据一些实施例绘示集成电路布局图的产生方法的流程图；
[0022]图13根据一些实施例绘示集成电路的制造方法的流程图；
[0023]图14根据一些实施例绘示集成电路的制造方法的另一流程图；
[0024]图15根据一些实施例绘示电子设计自动化(electronic design automation,EDA)系统的方块图；以及
[0025]图16根据一些实施例绘示集成电路制造系统以及与之相关的集成电路制造流程的方块图。
[0026]【符号说明】
[0027]100:集成电路
[0028]102:半导体装置
[0029]104:电路区域
[0030]106:n型单元区
[0031]108:PPNN型单元区
[0032]110:p型单元区
[0033]200:集成电路
[0034]204:多单元区
[0035]212,216,220:半导体单元区
[0036]214,218,222,224:主动区
[0037]226,227:单元区
[0038]228～231:主动区
[0039]232:未使用节距部分
[0040]300A,300B:布局图
[0041]302:基板图案
[0042]312,316,320:单元
[0043]314,318,322,324:主动区图案
[0044]370:第一布局层级/主动区层级
[0045]371A,371B:(漏极/源极上方金属区段)/(漏极/源极上方金属图案)/接点图案
[0046]372:栅极层级/多晶层级
[0047]373:漏极/源极上方金属层级
[0048]374:栅极切割图案
[0049]376A～376D:栅极图案
[0050]380:通孔至栅极结构
[0051]382:第一金属化层级/金属0层级
[0052]384a～384c:金属0区段/导电特征图案
[0053]386a,386b:通孔图案
[0054]388:第一互连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包含：一第一半导体单元区，包含位于一基板中且沿着一第一方向延伸的一第一主动区，该第一主动区配置为一第一掺杂类型；一第二半导体单元区，在一第二方向上连接该第一半导体单元区，且包含位于该基板中并沿着该第一方向延伸的第二主动区以及第三主动区，该第二主动区配置为不同于该第一掺杂类型的一第二掺杂类型，该第三主动区配置为该第一掺杂类型，且该第二主动区位于该第一主动区与该第三主动区之间；以及一第三半导体单元区，在该第二方向上连接该第二半导体单元区，且包含位于该基板中并沿着该第一方向延伸的一第四主动区，该第四主动区配置为该第二掺杂类型，且该第三主动区位于该第四主动区与该第二主动区之间；其中，相对于该第二方向：该第二半导体单元区的高度为一单位高度的两倍；且该第一半导体单元区、该第二半导体单元区以及该第三半导体单元区总共的高度为该单位高度的三倍。2.如权利要求1所述的集成电路，其特征在于，进一步包含：一或多个栅极结构，位于该些主动区中的相应者的上方，且沿着该第二方向延伸。3.如权利要求1所述的集成电路，其特征在于，进一步包含：一第四半导体单元区，在该第二方向上连接该第三半导体单元区，该第四半导体单元区包含位于该基板中且沿着该第一方向延伸的第五主动区以及第六主动区，该第五主动区配置为该第二掺杂类型，该第六主动区配置为该第一掺杂类型，且该第五主动区位于该第四主动区与该第六主动区之间。4.如权利要求1所述的集成电路，其特征在于，进一步包含：一第四半导体单元区，在该第二方向上连接该第一半导体单元区，该第四半导体单元区包含位于该基板中且沿着该第一方向延伸的第五主动区以及第六主动区，该第五主动区配置为该第一掺杂类型，该第六主动区配置为该第二掺杂类型，且该第五主动区位于该第六主动区与该第一主动区之间。5.如权利要求1所述的集成电路，其特征在于，进一步包含：一第四半导体单元区，在该第二方向上连接该第一半导体单元区或该第三半导体单元区，该第四半导体单元区包含位于该基板中且沿着该第一方向延伸的第五主动区以及第六主动区，该第五主动区以及该第六主动区分别配置为该第二掺杂类型以及该第一掺杂类型或分别配置为该第一掺杂类型以及该第二掺杂类型；以及其中，相对于该第二方向，该第四半导体单元区的高度为该单位高度，该第六主动区配置为该第一掺杂类型，且该第五主动区位于该第四主动区与该第六主动区之间。6.一种集成电路，其特征在于，包含：一第一半导体单元区，包含位于一基板中且沿着一第一方向延伸的一主动区，该第一半导体单元区的该主动区配置为一第一掺杂类型；在垂直于该第一方向的一第二方向上，该第一半导体单元区的高度为一单位高度的0.5倍；一第二半导体单元区，包含位于该基板中且沿着该第一方向延伸的一主动区，该第二
半导体单元区...

【专利技术属性】
技术研发人员：高嘉鸿，庄惠中，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：