集成电路装置制造方法及图纸

一种集成电路(IC)装置，包括半导体基板、第一连接塔、以及一或多个第一前侧导体及一或多个第一前侧金属通孔。半导体基板包括具有第一功能电路系统的第一半导体基板区段及具有第一静电放电(ESD)箝位电路的第二半导体基板区段。第一连接塔连接至输入/输出衬垫。一或多个第一前侧导体及一或多个第一前侧金属通孔将第一埋入式连接塔连接至第一半导体基板区段中的第一功能电路系统及第二半导体基板区段中的第一ESD箝位电路。段中的第一ESD箝位电路。段中的第一ESD箝位电路。

【技术实现步骤摘要】
集成电路装置


[0001]本揭示是有关于一种集成电路，特别是关于一种具静电放电箝位电路的集成电路装置及其制造方法。

技术介绍

[0002]集成电路小型化的最新趋势导致更小装置，这些装置消耗更少功率，但在更高的速度下提供更多的功能。由于各种因数，诸如较薄的介电层厚度及相关联的较低的介电层崩溃电压，小型化过程亦使装置对静电放电(electrostatic discharge，ESD)现象的敏感性提高。ESD是导致电子电路损坏的原因之一，亦是半导体先进技术的考虑因数之一。

技术实现思路

[0003]本揭露的一实施方式为一种集成电路(IC)装置，其包含：一半导体基板，此半导体基板包含具有一第一功能电路系统的一第一半导体基板区段及具有一第一静电放电(ESD)箝位电路的一第二半导体基板区段；连接至一输入/输出衬垫的一第一连接塔；及一或多个第一前侧导体及一或多个第一前侧金属通孔，其中该一或多个第一前侧导体及该一或多个第一前侧金属通孔将该第一连接塔连接至该第一半导体基板区段中的该第一功能电路系统及该第二半导体基板区段中的该第一ESD箝位电路。
[0004]本揭露的另一实施方式为一种集成电路(IC)装置，其包含：一第一埋入式电力轨，用以偏置于一第一参考电压；一第二埋入式电力轨，用以偏置于一第二参考电压；及一输入/输出电路阵列，各个阵列包含：一内部功能电路的一输入/输出端子；一第一静电放电(ESD)箝位电路，连接于该输入/输出端子与该第一埋入式电力轨之间；一第二ESD箝位电路，连接于该输入/输出端子与该第二埋入式电力轨之间；及一第三ESD箝位电路，在一第一末端处连接至该第一埋入式电力轨与该第一ESD箝位电路之间的一第一节点，且在一第二末端处连接至该第二埋入式电力轨与该第二ESD箝位电路之间的一第二节点。
[0005]本揭露的再一实施方式为一种集成电路(IC)装置，其包含：第一晶体管驱动器的一第一阵列，设置于具有在一第一方向上延伸的一长轴的一第一区域中；静电放电(ESD)箝位电路的一第二阵列，设置于具有在该第一方向上延伸的一长轴的一第二区域中；ESD箝位电路的一第三阵列，设置于具有在该第一方向上延伸的一长轴的一第三区域中；在具有在该第一方向上延伸的一长轴的一第四区域中的一第一连接塔，其中该第一连接塔用以发送多个输入/输出信号；在具有在该第一方向上延伸的一长轴的一第五区域中的一第二连接塔，该第二连接塔用以偏置于一第一参考电压；在具有在横向于该第一方向的一第二方向上延伸的一长轴的一第六区域中的一或多个第一导体及一或多个第一通孔，其中该一或多个第一导体及该一或多个第一通孔将该第一阵列中该些第一晶体管驱动器中的一第一者及该第二阵列中该些ESD箝位电路中的一第一者连接至该第一连接塔；及在具有在该第二方向上延伸的一长轴的一第七区域中的一或多个第二导体及一或多个第二通孔，其中该一或多个第二导体及该一或多个第二通孔将该第三阵列中该些ESD箝位电路中的一第一者连
接至该第二连接塔；其中该第六区域与该第一区域、该第二区域、及该第四区域重叠；且该第七区域与该第三区域及该第五区域重叠，且在该第一方向上自该第六区域移位。
附图说明
[0006]本揭示的态样在与随附附图一起研读时自以下详细描述内容来最佳地理解。应注意，根据行业中的标准规范，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。
[0007]图1是根据一或多个实施例的集成电路(integrated circuit，IC)装置的电路图；
[0008]图2是根据一或多个实施例的IC装置的电路图；
[0009]图3是根据一些实施例的IC装置的横截面图；
[0010]图4是根据一些实施例的IC装置的横截面图；
[0011]图5是根据一或多个实施例的IC装置的电路图；
[0012]图6是根据一些实施例的IC模块的横截面图；
[0013]图7是根据一些实施例的IC模块的横截面图；
[0014]图8是根据一些实施例的IC装置的方块图；
[0015]图9是根据一些实施例的IC装置的方块图；
[0016]图10是根据一些实施例的产生布局图的方法的流程图；
[0017]图11A是根据一些实施例的产生布局图的方法的流程图；
[0018]图11B是根据一些实施例的产生布局图的方法的流程图；
[0019]图11C至图11D是根据一些实施例的产生布局图的方法的流程图；
[0020]图12A是根据一些实施例的基于布局图制造至少一IC组件的方法流程图；
[0021]图12B是根据一些实施例，基于布局图制造至少一IC组件的方法的流程图；
[0022]图12C至图12D是根据一些实施例的基于布局图制造至少一IC组件的方法的流程图；
[0023]图13是根据一些实施例的电子设计自动化(electronic design automation，EDA)系统的方块图；
[0024]图14是根据一些实施例的集成电路(integrated circuit，IC)制造系统、及与之相关联的IC制造流程的方块图。
[0025]【符号说明】
[0026]100:IC装置
[0027]102:第一前侧电力供应轨
[0028]104:第一前侧接地参考轨
[0029]106:I/O端子
[0030]108:第一背侧电力端子
[0031]110:第二背侧电力端子
[0032]112:内部电路
[0033]114:PMOS驱动器
[0034]116:NMOS驱动器
[0035]118:功能电路
[0036]120:ESD箝位电路
[0037]122:ESD箝位电路
[0038]124:ESD箝位电路
[0039]200:IC装置
[0040]202:IC模块
[0041]204:ESD箝位电路
[0042]206:内部电路
[0043]208:PU ESD箝位电路
[0044]210:PD ESD箝位电路
[0045]212:第一电力供应轨/导轨
[0046]214:第一接地参考轨/导轨
[0047]216:电力衬垫
[0048]218:电力衬垫
[0049]300:IC装置
[0050]302:IC模块
[0051]303:半导体基板
[0052]304:303的前侧
[0053]306:303的埋入式侧
[0054]308:半导体基板区段
[0055]310:半导体基板区段
[0056]312:半导体基板区段
[0057]314:半导体基板区段
[0058]316:半导体基板区段
[0059]318:埋入式连接塔
[0060]320:埋入式连接塔
[0061]322:埋入式连接塔<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路(IC)装置，其特征在于，包含：一半导体基板，包含具有一第一功能电路系统的一第一半导体基板区段及具有一第一静电放电(ESD)箝位电路的一第二半导体基板区段；连接至一输入/输出衬垫的一第一连接塔；及一或多个第一前侧导体及一或多个第一前侧金属通孔，其中该一或多个第一前侧导体及该一或多个第一前侧金属通孔将该第一连接塔连接至该第一半导体基板区段中的该第一功能电路系统及该第二半导体基板区段中的该第一ESD箝位电路。2.如权利要求1所述的IC装置，其特征在于，其中：该半导体基板进一步包含一第三半导体基板区段，该第一埋入式连接塔包含一第一末端、一第二末端、及通过多个埋入式通孔连接于该第一末端与该第二末端之间的一埋入式堆叠的金属区段，该第一埋入式连接塔的该第一末端位于该第三半导体基板区段中，且连接至该一或多个第一前侧导体及该一或多个第一前侧金属通孔，且通过该些埋入式通孔连接的该埋入式堆叠的金属区段在该第一埋入式连接塔的该第二末端处连接至该输入/输出衬垫。3.如权利要求1所述的IC装置，其特征在于，进一步包含：一第一埋入式电力轨，用以偏置于一第一参考电压；一第二埋入式连接塔，连接至该第一埋入式电力轨；一或多个第二前侧导体及一或多个第二前侧通孔，将该第二埋入式连接塔连接至该第一ESD箝位电路；一第二埋入式电力轨，用以偏置于一第二参考电压；该半导体基板进一步包含一第三半导体基板区段，该第三半导体基板区段包括一第二ESD箝位电路；一第三埋入式连接塔，连接至该第一埋入式电力轨；一或多个第三前侧金属导体及一或多个第三前侧通孔，将该第三埋入式连接塔连接至该第三半导体基板区段中的该第二ESD箝位电路；一第四埋入式连接塔，连接至该第二埋入式电力轨；及一或多个第四前侧金属导体及一或多个第四前侧通孔，将该第四埋入式连接塔连接至该第三半导体基板区段中的该第二ESD箝位电路。4.如权利要求3所述的IC装置，其特征在于，进一步包含：该半导体基板进一步包含一第四半导体基板区段，该第四半导体基板区段包括一第三ESD箝位电路；一或多个第五前侧金属导体及一或多个第五前侧通孔，将该第一连接塔连接至该第四半导体基板区段中的该第三ESD箝位电路；及一或多个第六前侧金属导体及一或多个第六前侧通孔，将该第四埋入式连接塔连接至该第四半导体基板区段中的该第三ESD箝位电路。5.如权利要求1所述的IC装置，其特征在于，进一步包含：一第一埋入式电力轨，用以偏置于一第一参考电压；一第二埋入式连接塔，连接至该第一埋入式电力轨；
一或多个第二前侧导体及一或多个前侧通孔，将该第二埋入式连接塔连接至该第一功能电路系统；该半导体基板进一步包含一第三半导体基板区段，该第三半导体基板区段包括一第二ESD箝位电路；及将该第一ESD箝位电路及该第二ESD箝位电路连接至该第二埋入式连接塔的一或多个第三前侧导体及一或多个第三前侧通孔，其中该第一参考电压系一电源电压，且其中该一或多个第三前侧导体及该一或多个第三前侧通孔用以偏置于来自该第一埋入式电力轨的该电源电压。6.如权利要求5所述的IC装置，其特征在于，进一步包含：一第二埋入式电力轨，用以偏置于一第二参考电压，其中该第二参考电压系一接地电压；一第三埋入式连接塔，连接至该第二埋入式电力轨；一或多个第四前侧导体及一或多个第四前侧通孔，将该第二ESD箝位电路连接至该第三埋入式连接塔，其中该一或多个第四前侧导体及该一或多个第四前侧通孔用以偏置于该接地电压；该半导体基板进一步包含一第四半导体基板，该第四半导体基板包括一第三ESD箝位电路；一或多个第四前侧连接器，...

【专利技术属性】
技术研发人员：许家维，陈柏廷，李介文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：