集成电路和其制造方法、以及在集成电路中的电路单元技术

一种集成电路和其制造方法、以及在集成电路中的电路单元，集成电路包括在第一连接层中的多个水平导线、低于第一连接层的多个栅极导体、低于第一连接层的多个端子导体、以及导孔连接器其将多个水平导线中的一者与多个栅极导体中的一者或与多个端子导体中的一者直接地连接。集成电路也包括在高于第一连接层在第二连接层中的多个垂直导线，以及用于电路单元的多个引脚连接器。第一引脚连接器直接地连接在介于第一水平导线和在多个栅极导体中的一者的顶部上的第一垂直导线之间。第二引脚连接器直接地连接在介于第二水平导线和在电路单元的垂直边界的顶部上的第二垂直导线之间。元的垂直边界的顶部上的第二垂直导线之间。元的垂直边界的顶部上的第二垂直导线之间。

【技术实现步骤摘要】
集成电路和其制造方法、以及在集成电路中的电路单元


[0001]本揭示内容是关于信号导线排列，特别是具有此信号导线排列的集成电路、在集成电路中的电路单元、以及制造具有此信号导线排列的集成电路装置的方法。

技术介绍

[0002]在将集成电路(integrated circuits,ICs)小型化的最新趋势导致了较小的装置其消耗较少的功率，但以较高的速度提供较多的功能性。小型化过程也导致了更严格的设计和制造规范以及可靠性挑战。各种电子设计自动化(electronic design automation,EDA)工具产生、优化、和验证用于集成电路的标准单元布局设计，同时确保符合标准单元布局设计和制造规范。

技术实现思路

[0003]本揭示内容的一些实施方式提供了一种集成电路，包含：电路单元、多个水平导线、多个栅极导体、多个端子导体、导孔连接器、多个垂直导线、以及多个引脚连接器。电路单元具有在垂直于第一方向的第二方向延伸的两个垂直边界，其中这些垂直边界中的各者通过至少一个单元边界隔离区域。多个水平导线在第一连接层中，其中这些水平导线中的各者在第一方向延伸，并且其中这些水平导线包括第一水平导线和第二水平导线。多个栅极导体低于第一连接层，其中这些栅极导体中的各者在第二方向延伸介于所述两个垂直边界之间，并且其中在电路单元中的两个邻近的栅极导体沿着第一方向分隔第一节距距离。多个端子导体低于第一连接层，其中这些端子导体中的各者在第二方向延伸介于所述两个垂直边界之间。导孔连接器直接地连接这些水平导线中的一者与这些栅极导体中的一者、或与这些端子导体中的一者。多个垂直导线在高于第一连接层的第二连接层中，其中这些垂直导线中的各者在第二方向延伸，并且其中这些垂直导线包括第一垂直导线和第二垂直导线。多个引脚连接器用于此电路单元，这些引脚连接器的各者在垂直于第一方向和第二方向的第三方向延伸。其中第一引脚连接器直接地连接在介于第一水平导线和在这些栅极导体中的一者的顶部上的第一垂直导线之间，并且其中第二引脚连接器直接地连接在介于第二水平导线和在这些垂直边界中的第一者的顶部上的第二垂直导线之间。
[0004]本揭示内容的另一些实施方式提供了一种在集成电路中的电路单元，包含：多个水平导线、多个栅极导体、多个端子导体、导孔连接器、以及第一引脚连接器和第二引脚连接器。多个水平导线在第一连接层中，其中这些水平导线中的各者在第一方向延伸，并且其中这些水平导线包括第一水平导线和第二水平导线。多个栅极导体低于第一连接层，其中这些栅极导体中的各者在垂直于第一方向的第二方向延伸，其中两个邻近的栅极导体沿着第一方向分隔第一节距距离。多个端子导体低于第一连接层，其中这些端子导体中的各者在第二方向延伸。导孔连接器将这些水平导线中的一者与这些栅极导体中的一者、或与这些端子导体中的一者直接地连接。第一引脚连接器和一第二引脚连接器其各者在垂直于第一方向和第二方向的第三方向延伸。其中第一引脚连接器在第一栅极导体的顶部上的第一
位置处直接地连接到第一水平导线，第二引脚连接器在沿第二方向延伸的垂直边界的顶部上的第二位置处直接地连接到第二水平导线。其中第二水平导线与垂直边界相交。
[0005]本揭示内容的另一些实施方式提供了一种制造集成电路的方法，包含：在第一类型主动区域中制造第一半导体结构，和在第二类型主动区域中制造第二半导体结构，其中第一半导体结构和第二半导体结构中的各者在第一方向延伸；制造各自在第二方向延伸的多个栅极导体，其中这些栅极导体中的各者与第一半导体结构或第二半导体结构中的至少一者相交，并且其中第二方向垂直于第一方向；沉积第一绝缘材料其覆盖第一半导体结构、第二半导体结构、和这些栅极导体；在第一绝缘材料上方沉积第一金属层并且图案化第一金属层以形成在第一方向延伸的多个水平导线；沉积第二绝缘材料其覆盖第一金属层；以及在第二绝缘材料上方沉积第二金属层并且图案化第二金属层以形成在第二方向延伸的多个垂直导线，其中第一垂直导线与在下方的第一栅极导体对准并且通过第一引脚连接器直接地连接到第一水平导线，并且其中第二垂直导线与电路单元的垂直边界对准并且通过第二引脚连接器直接地连接到第二水平导线。
附图说明
[0006]本揭示内容的多个态样可由以下的详细描述并且与所附附图一起阅读，得到最佳的理解。注意的是，根据产业界的标准惯例，各个特征并未按比例绘制。事实上，为了讨论的清楚性起见，各个特征的尺寸可任意地增加或减小。
[0007]图1A是根据一些实施方式的反相器电路的布局图；
[0008]图1B是根据一些实施方式由在图1A中的布局图所指定的反相器电路的等效电路；
[0009]图1C至图1G是根据一些实施方式由在图1A中的布局图所指定的反相器电路的截面视图；
[0010]图2A是根据一些实施方式中的与非(NAND)电路的布局图；
[0011]图2B是根据一些实施方式由在图2A中的布局图所指定的与非电路的等效电路；
[0012]图2C至图2E是根据一些实施方式在图2A中的布局图所指定的与非电路的截面视图；
[0013]图3A是根据一些实施方式的或非(NOR)电路的布局图；
[0014]图3B是根据一些实施方式由在图3A中的布局图所指定的或非电路的等效电路；
[0015]图3C至图3E是根据一些实施方式由在图3A中的布局图所指定的或非电路的截面视图；
[0016]图4A是根据一些实施方式的与或非(AND
‑
OR
‑
INVENTER,AOI)电路的布局图；
[0017]图4B是根据一些实施方式由在图4A中的布局图所指定的与或非电路的等效电路；
[0018]图4C至图4E是根据一些实施方式由在图4A中的布局图所指定的与或非电路的截面视图；
[0019]图5是根据一些实施方式的集成电路的局部布局图；
[0020]图6是根据一些实施方式由一处理器产生集成电路的布局设计的方法的流程图；
[0021]图7是根据一些实施方式的制造集成电路的方法的流程图；
[0022]图8是根据一些实施方式的电子设计自动化(electronic design automation,EDA)系统的框图；
[0023]图9是根据一些实施方式的集成电路(IC)制造系统和与其相关联的集成电路制造流程的框图。
[0024]【符号说明】
[0025]100:反相器电路
[0026]111:垂直单元边界(垂直边界)
[0027]112:水平单元边界
[0028]118:水平单元边界
[0029]119:垂直单元边界
[0030]120:水平导线
[0031]132n:端子导体
[0032]132p:端子导体
[0033]138:端子导体
[0034]140:水平导线
[0035]151:虚拟栅极导体
[0036]151i:边界隔离区域
[0037]15本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包含：一电路单元，具有在垂直于一第一方向的一第二方向延伸的两个垂直边界，其中该些垂直边界中的各者通过至少一个单元边界隔离区域；多个水平导线，在一第一连接层中，其中该些水平导线中的各者在该第一方向延伸，并且其中该些水平导线包括一第一水平导线和一第二水平导线；多个栅极导体，低于该第一连接层，其中该些栅极导体中的各者在该第二方向延伸介于所述两个垂直边界之间，并且其中在该电路单元中的两个邻近的栅极导体沿着该第一方向分隔一第一节距距离；多个端子导体，低于该第一连接层，其中该些端子导体中的各者在该第二方向延伸介于所述两个垂直边界之间；一导孔连接器，直接地连接该些水平导线中的一者与该些栅极导体中的一者、或与该些端子导体中的一者；多个垂直导线，在高于该第一连接层的一第二连接层中，其中该些垂直导线中的各者在该第二方向延伸，并且其中该些垂直导线包括一第一垂直导线和一第二垂直导线；多个引脚连接器，用于该电路单元，该些引脚连接器的各者在垂直于该第一方向和该第二方向的一第三方向延伸；以及其中一第一引脚连接器直接地连接在介于该第一水平导线和在该些栅极导体中的一者的顶部上的该第一垂直导线之间，并且其中该第二引脚连接器直接地连接在介于该第二水平导线和在该些垂直边界中的一第一者的顶部上的该第二垂直导线之间。2.根据权利要求1所述的集成电路，其特征在于，与该电路单元重叠的该些垂直导线中的各者在该些栅极导体中的一者的顶部上或者在该些垂直边界中的一者的顶部上。3.根据权利要求1所述的集成电路，其特征在于，与该电路单元重叠的任意两个邻近的垂直导线之间的一节距距离等于该第一节距距离。4.根据权利要求1所述的集成电路，其特征在于，该些引脚连接器中的各者配置为传送该电路单元的一输入信号或一输出信号。5.根据权利要求1所述的集成电路，其特征在于，该些引脚连接器中的各者是一导孔连接器，该导孔连接器穿过介于该第一连接层和该第二连接层之间的一层间介电质层。6.一种在集成电路中的电路单元，其特征在于，包含：多个水平导线，在一第一连接层中，其中该些水平导线中的各者在一第一方向延伸，并且其中该些水平导线包括一第一水平导线和一第二水平导线；多个栅极导体，低于该第一连接层，其中该些栅极导体中的各者在垂直...

【专利技术属性】
技术研发人员：张玮玲，陈志良，吴佳典，吴国晖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：