存储器单元和存储器阵列制造技术

公开了一种结合整个存储器单元形成的具有双极结型晶体管（ＢＪＴ）存取器件的阻性非易失性存储器单元。该存储器单元包括用作集电极的衬底，用作基极的半导体基础层，和用作发射极的半导体发射极层。另外，金属插塞和相变存储器元件形成在ＢＪＴ存取器件的上方，而发射极、金属插塞和相变存储器单元被包含在绝缘区内。在本发明专利技术的一个实施例中，形成间隔物层且发射极层被包含在保护性间隔物层内。该间隔物层被包含在所述绝缘区内。

【技术实现步骤摘要】

本专利技术涉及计算机存储器，尤其是涉及阻性(resistive)非易失 性存储器，例如相变存储器件。
技术介绍
在计算机存储器中主要存在以下两组非易失性存储器和易失性 存储器。在非易失性存储器中不需要为了保持信息而持续输入能量， 但是在易失性存储器中则需要持续输入能量。非易失性存储器件的实 例是只读存储器(ROM)、闪速电可擦除只读存储器、铁电随机存 取存储器、磁随机存取存储器(MRAM)和相变存储器(PCM)。 易失性存储器件的实例包括动态随机存取存储器(DRAM)和静态随 机存取存储器(SRAM)。本专利技术涉及阻性非易失性存储器，例如相 变存储器。在相变存储器中，信息存储在能够被操作进入不同相的材 料中。这些相中的每个都表现出可以用于存储信息的不同的电特性。 由于非晶相和晶相在电阻上具有可检测的差异，所以它们是典型的用 于比特存储(1和0)的两个相。具体地，非晶相具有比晶相高的电 阻。玻璃硫属化物(chalcogenide)是一般用作相变材料的一组材料。 该组材料包含硫属元素(元素周期表族16/VIA )和更加正电性的元素。 当建立相变存储器单元时，硒(Se)和碲(Te)是用于产生玻璃硫属 化物的该组中两种最常用的半导体。这种的实例是Ge2Sb2Te5 (GST) 、 SbTe和In2Se3。然而，某些相变材料不采用硫属元素， 例如GeSb。因此，可以在相变材料单元中使用多种材料，只要它们 能够保持分离的非晶态和晶态。PCM和CMOS集成中的一个问题是在相变材料中建立相变所需5的驱动电流。用于提供高的每单位面积比特密度的小MOSFET器件 不能提供转换相变材料的阻性状态的足够的电流。紧密封装的二极管 阵列能够提供用于存储器单元中的阻性相变的足够的驱动电流，但是 在高密度存储器件中大量电流会横穿到邻近的存储器单元("串扰 (cross-talk)")。另 一种可能是使用双极结型晶体管(BJT)。然 而，集成CMOS和BJT阵列证明是困难的。因此，希望找到一种方 法和结构，其能够提供用于在存储器单元中阻性相变的必要的驱动电 流，最小化存储器单元之间的串扰，并易于集成到CMOS电路中。
技术实现思路
本专利技术的一个示范性方面是一种存储器单元。该存储器单元至少 部分地包括衬底、绝缘区、基础层、发射极层、插塞、相变元件和顶 部电极。该衬底可以是，但不限制于，棵硅衬底或在其顶表面上沉积 有绝缘材料层的硅衬底。该绝缘区包括形成在村底上方的绝缘材料。 基础层包括在衬底上方的且被包含在绝缘区内的第一半导体材料。发 射极层包括在基础层上方的且被包含在绝缘区内的第二半导体材料。 另外，第二半导体材料基本上是多晶硅。插塞包括在发射极层上方'《 且被包含在绝缘区内的导电材料。相变元件包括在插塞上方的且被包 含在绝缘区内的相变材料。顶部电极层包括在相变元件上方的且被包 含在绝缘区内的导电材料。本专利技术的另 一示范性方面是包括一个或多个存储器单元的存储 器阵列，所述存储器单元中的至少一个包括衬底、绝缘区、基础层、 发射极层、插塞、相变元件和顶部电极。该衬底由硅组成。该绝缘区 包括在衬底上方的绝缘材料。该基础层包括在衬底上方的且被包含在 绝缘区内的硅，该基础层形成字线。发射极层包括在基础层上方的且 被包含在绝缘区内的半导体材料。另外，所述半导体材料基本上是多 晶硅。插塞包括在发射极层上方的且被包含在绝缘区内的导电材料。 相变元件包括在插塞上方的且被包含在绝缘区内的相变材料。顶部电 极层包括在相变元件上方的且被包含在绝缘区内的导电材料，该顶部电极形成位线。 附图说明图1示例了初始的衬底。图2示例了浅沟槽隔离工艺和基础层沉积。图3示例了栅极氧化物层沉积。图4示例了多晶硅层沉积。图5示例了图案化的蚀刻。图6示例了隔离物(spacer)的形成。图7示例了保护性氮化物的形成。图8示例了牺牲层的形成。图9示例了沟槽的形成。图IO示例了发射极层的形成。图11示例了凹陷的发射极层。图12示例了牺牲层的移除。图13示例了保护性氮化物的移除。图14示例了硅化。图15A和B示例了绝缘层沉积和沟槽形成。图16A和B示例了衬垫(liner)和插塞的形成。图17A和B示例了存储器元件的集成以及金属化。具体实施例方式将参考本专利技术的实施例描述本专利技术。贯穿本专利技术的描述参考图 1-17。当参考各图时，贯穿全文示出的相同的结构和元件用相同的附 图标记表示。如下面详细描述的，本专利技术的一个方面是具有PNP双极结型晶 体管(BJT)存取器件的相变存储器(PCM)单元结构。BJT存取器 件提供驱动电流来操作PCM器件而在邻近的各存储器单元之间的串 扰最小。另外，可以将本专利技术的存储器单元与CMOS器件例如7MOSFET —起有利地形成在同一衬底上。因此，本专利技术的实施例可 以在同一集成电路上—j用BJT存储器单元设计的低串扰优势和外围 电路的CMOS功耗的优势。图1示例了 P掺杂的硅衬底102的示范性实施例。如下面详细 描述的，硅衬底102用作PNP BJT存取器件的集电极。在可选实施 例中，在硅衬底102上进行毯式(blanket) P+注入。注意，虽然在这 里描述了 PNP BJT结构，但本领域的技术人员将理解，利用具有相 反的驱动极性和掺杂种类的PNP BJT结构也可以实现所要求保护的 本专利技术。因此，替换地，衬底102可用N材料掺杂。图2示例了通过外延生长或离子掺杂在衬底102上形成基础层 204。执行浅沟槽隔离(STI)工艺。本领域技术人员应该认识到，可 以利用多种蚀刻技术，例如光刻掩模及直接反应离子蚀刻(RIE)， 来进行STI处理。用由绝缘(电介质)材料例如二氧化硅(Si02 )组 成的第一绝缘层202填充沟槽。基础层204将用作为PNP BJT存取 器件中的基极。基础层204可以由具有负电荷载流子的半导体材料例 如N掺杂的硅或N+硅组成。基础层204也可以结合有锗。转到图3，在绝缘层和基础层上方沉积CMOS栅极氧化物层302。 尽管在绝缘层和基础层的整个表面上沉积CMOS栅极氧化物层302， 但是CMOS栅极氧化物层302将不是存储器单元的一部分。CMOS 栅极氧化物层302仅是集成电路中CMOS器件的一部分。在图4中，在CMOS栅极氧化物层302的上方沉积CMOS多晶 硅层402。与CMOS栅极氧化物层302 —样，图4示例的CMOS多 晶硅层402将不是存储器单元的一部分。在本专利技术的一个实施例中， CMOS多晶硅层402由掺杂的多晶珪组成。本领域技术人员将认识到， CMOS多晶硅层402的掺杂取决于在集成电路中生成的CMOS的类 型。现在转到图5，对CMOS多晶硅层402和CMOS栅极氧化物层 302进行图案化蚀刻。本领域技术人员应该认识到，可以用光刻掩模 和RIE进行该图案化蚀刻，以蚀刻CMOS多晶硅层402和CMOS栅极氧化物层302。在该图案化步骤期间可以使用本领域已知的其它技 术，例如使用氟化氢(HF)蚀刻。在图6，在多晶硅层402和CMOS栅极氧化物层302的柱状结 构周围沉积氮化物间隔物(spacer) 606。另外，在间隔物606的周围 设置快速热氧化物(RTO)间隔物608。本领域技术人员将认识到， 可以利用热氧化技术形成该RTO间隔物608本文档来自技高网...

【技术保护点】
一种存储器单元，包括：　由硅组成的衬底；　在所述衬底上方的包括绝缘材料的绝缘区；　在所述衬底上方的且被包含在所述绝缘区内的由第一半导体材料组成的基础层；　在所述基础层上方的且被包含在所述绝缘区内的由第二半导体材料组成的发射极层，该第二半导体材料基本上是多晶硅；　在所述发射极层上方的且被包含在所述绝缘区内的由导电材料组成的插塞；　在所述插塞上方的且被包含在所述绝缘区内的由相变材料组成的相变元件；和　在所述相变元件上方的且被包含在所述绝缘区内的由导电材料组成的顶部电极层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：B拉耶恩德兰，甯德雄，林仲汉，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]