高密度印制电路板及其制造方法技术

本发明专利技术是一种用于提供电路基板的方法和装置。该电路基板包括一个具有不大于６．０微米的表面粗糙度的介质层。第一导电层被附着于介质层上。在一个实施例中，该介质层包括一个叠片，该叠片包括具有均匀织纹的布和一致地浸渍到均匀织纹中的树脂。可除去层也可附着于该叠片上而且在使第一导电层金属化之前将其除去。还描述了各种实施例。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及印制电路板，并且尤其涉及提供高密度印制电路板的方法和装置。附图说明图1A-F表示用于形成基板的常规工艺。如图1A和1B所示，首先形成基片(base laminate:)。在图1A中，诸如铜之类导电层2被首先电镀到圆筒4上。与圆筒4邻接的导电材料2的表面6通常是平滑的，而在圆筒4的相反一侧的导电层2的表面8通常是粗糙的。另外，通常导电层2的粗糙表面8，通过添加不规则球粒或钉齿(pinning teeth)来处理表面8，以便在层制工艺期间增强导电层2与电介质(看图1B)的粘结强度。用接触表面光度仪测定，表面8的表面粗糙度μ为通常大于6.0微米(峰到谷，RzDIN)。随后把硅烷耦联增进剂10添加于粗糙表面8上，以进一步增强导电层2的粘结强度。如图1B所示，然后在加热和压力下把处理过的导电层2层制到介质层12的一侧面或两侧面(图1B中仅表示出一个导电层2被附着于介质层12)而形成基片14。再在基片14上形成可制作图形的抗蚀掩膜16，如图1C所示。然后，如图1D所示，把抗蚀刻掩膜16制成图形，随后蚀刻该导电层2而形成基板18，如图1E所示。通常，该导电层2的厚度为5-18μm。接着除去抗蚀层而形成电路图形的基板，如图1F所示。在制造这种常规的印制电路板时，通常形成残留的金属夹杂物(如铜夹杂物)，因为在层制工艺期间，不规则银球粒从导电层2的粗糙表面8脱落。由于蚀刻处理通常不能除去那些深深嵌入的银，所以残留在叠片14中的这些缺陷将作为化学镀的籽晶格点，随后就在叠片14的表面上引起导电性缺陷。这些缺陷将导致用户生产的电路潜在短路。如以提供更高密度的印制电路板为设计目标，就要按比例缩小印制电路板的图形线条和间距特征。另外，需要缩小经由电路基板抓准焊盘的直径。当图形线条和间距特征变得较细小时(例如10-50μm)，嵌入的银粒问题将变得更显著。而且，为蚀刻出细小的线条和间距，就要求导电层2(例如铜层)很薄得。另外，在常规的制造印制电路板时，基板通常要受到各种压力和热循环。用于制造叠片的一种常见的方法是采用使用液压的平板式层压机。在加热和加压下，把电沉积铜箔层制到热固化的树脂布的预浸渍片上。结果所得到的叠片通常具有不可接受的剩余应力，这主要是由于处理后的铜齿状结构与交联的叠片表面之间的机械交互作用。随后，在蚀刻第一导电层2(例如铜层)期间，内在的应力将引起很大而且又无法预测大小的移动，导致增大抓准焊盘直径。因此，工艺上需要一种用于提供减少导电性缺陷的高密度印制电路板装置和方法。工艺上还需要一种用于提供具有提高尺寸一致性的高密度印制电路板的装置和方法，以便能够实现细线成形并缩小焊盘尺寸。另外，工艺上需要提供具有减小了铜厚度的电路基板。进而，在工艺上需要一种带有很平滑表面的基板，便于制造很细小的线条和间距的印制电路板。本专利技术的具体描述本专利技术的一个方面涉及用于提供电路基板的方法和装置。电路基板包括具有不大于6.0微米的表面粗糙度的介质层。诸如铜的导电层被附着于介质层。在另一实施例中，首先把粘结层附着于介质层。随后把导电层沉积在粘结层上。本专利技术的另一个方面涉及用于提供介质层的方法和装置，该介质层包括浸渍有树脂的均衡布(即，具有均匀织纹的布)，该树脂用不包含双氰胺(DICY)的固化剂进行固化。当然，这里使用的术语“浸渍”包括把树脂进行溶铸、挤压或旋涂到布里。术语“浸渍”还包括用于把树脂浸渍到布里的其它常用的公知技术。该树脂具有大于180℃的玻璃转变温度(Tg)，而且介质常数在2.9-3.1的范围内。将树脂浸渍后的布部分固化(b步骤)而形成预浸渍片。随后，使用热和压力将多层预浸渍片层制一起来产生叠片。结果所得的叠片是稳定的、释放了应力的，具有受控的热膨胀系数(CTE)，其热膨胀系数与导电层(例如铜)很接近，并且具有在0.008-0.015范围内的低损耗因数；按重量计在0.4-0.6％范围内的低含水量；以及在3.2-3.7的范围内的低介质常数。图2说明根据本专利技术的原理提供的集成电路组件20的一个实施例。该组件20可包括安装于基板26的第一表面24上的集成电路22。集成电路22可用多个焊块28安装到基板26上。通常用称之为倒装焊的工艺来进行该集成电路22与基板26的连接。尽管这里描述的是倒装焊封装，当然集成电路22可用粘结线或带式自动焊接(TAB)或通过其它工艺上公知的技术连接到基板26上。可将多个接点30附着于基板26的第二表面32上。接点30可以是软熔到基板26上的焊球。该接点30随后被附着于印制电路板(未示出)。基板26可具有表面焊盘、布线图形、电源/接地平面并经由焊块18和接点30相互连接。该基板26还具有多层布线图形、电源/接地平面并经由集成电路22与接点30互相连接。图3A-H说明根据本专利技术的一个实施例形成高密度电路基板26的工艺的一个实施例。高密度电路基板26包括基片50，如图3A所示。在一个实施例中，该基片50是根据本专利技术的原理提供的介质层，在下面部分将详细讨论。通孔52a和/或52b可被形成于基片50中，如图3B所示。这种通孔52a和/或52b可在基片50中机械钻出(例如通孔52a)或激光钻出(例如通孔52b)。通常激光钻孔的直径在10-100μm的范围内，而机械钻孔的直径大约是0.004英寸/100μm，或更大。如图3C所示，第一导电层54可被附着于基片50上。在一个实施例中，第一导电层54是粘结层。这种粘结层的例子包括铬、钛、钨、锌、和镍。当然，本
公知的其它类型的粘结剂也可使用。第一导电层54可以用本
公知的任何方式进行沉积，包括各种加成、半加成或相减合成技术。第一导电层54的沉积，可借助于诸如真空金属化、溅射、离子镀、化学气相沉积、电镀、化学镀等工艺来进行。在一个实施例中，第一导电层54有50-200埃范围的厚度。在另一个实施例中，第一导电层54同时附着于基片50的两个表面上。在又一个实施例中，第一导电层54同时附着于基片50的两个表面上并附着到通孔52a和/或52b内。随后，把第二导电层56附着于第一导电层54，如图3C所示。与第一导电层54的情况一样，第二导电层56可以用本
公知的任何方式进行沉积，包括各种加成、半加成或相减合成技术。第二导电层56(和这里描述的其它导电层)的沉积可用诸如真空金属化、溅射、离子镀、化学气相沉积、电镀、化学镀等工艺来进行。第一导电层54和第二导电层56可由以不同工艺形成的单金属层或复合层、导电聚合物等构成。第二导电层56的例子包括铜、金和铝。在一个实施例中，第一导电层54是粘结层，第二导电层56是籽晶层。在另一个实施例中，第二导电层56大于500埃。在另一个实施例中，第二导电层56的厚度在500-10000埃的范围内。第二导电层56可被沉积在基片50的一个或两个表面上。换句话说，第二导电层56同时被附着(例如真空金属化或溅射)于基片50的两个表面上并附着到通孔52a和/或52b内。在另一个实施例中，可使用一种钯催化剂浸液进行直接金属化的工艺，把诸如铜(而不用两个导电层，例如第一和第二导电层54和56)的单导电层附着于基片50的一个或两个表面上。在这种金属化工艺中，不要求诸如粘结层(例如铬、钨、钛、镍、锌)的第一导电层54来促进本文档来自技高网...

【技术保护点】
一种电路基板，包括：一个具有不大于６．０微米表面粗糙度的介质层；和一个附着于所述介质层的第一导电层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：理查德J波默，杰弗里T戈特罗，南茜MW安德罗夫，马克D海因，科里J扎雷茨基，
申请(专利权)人：依索拉层压系统公司，
类型：发明
国别省市：US[美国]