铜浆料及使用该铜浆料的布线板制造技术

一种布线板，通过将铜浆料填充在陶瓷生片上形成的通路孔中并进行烧制以形成绝缘层和通路导体，铜浆料包括铜粉、有机载剂和选自以下物质组成的组中的至少一种物质：具有１００ｎｍ或更小平均颗粒尺寸的陶瓷颗粒；和Ｆｅ↓［２］Ｏ↓［３］颗粒，其中铜浆料在每１００份质量铜粉中包括６到２０份质量有机载剂。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种填充在陶瓷生片(green sheet)上形成的通路孔中并同时烧制的铜浆料。更具体地，本专利技术涉及在布线板中使用的铜浆料，其中半导体元件之类的电路部件封闭在层叠体内，本专利技术也涉及使用铜浆料的布线板。该布线板最好由低温共烧陶瓷(LTCC)制成。本专利技术最好要求气密性以使电路部件与外部空气之间绝缘。
技术介绍
近年来，随着信息通讯的速度提高，布线板被用在GHz波段的高频区并要求减小传输损耗。为了满足这样的要求，通过在具有较低介电常数的陶瓷基板上形成具有低电阻和低熔点的导体层如银和铜来制造布线板。并且，在电路的高密度封装或多层形成工艺中，需要具有由采用迁移阻力(migration resistance)上比银更优秀的铜形成的导电层或通路导体的布线板。在制造多层布线板时，陶瓷层和导体层交替堆叠，并且通过陶瓷层一个叠置在另一个上的导体层由穿入陶瓷层形成的通路导体连接。为了通过在导体层或通路导体中使用铜来制造布线板，必须高效率地去除有机成分同时防止铜的氧化。例如，已知在湿氮气氛(在水蒸汽和氮气的混合气氛中)烧制是实现这一目的的方法。更具体地，根据该方法，采用陶瓷原材料粉末和有机粘合剂、溶剂或类似物来制备浆料，并通过刮浆刀方法(doctor blademethod)之类的板成形方法制成陶瓷生片。此后，在烧制之前，在该陶瓷生片上形成通路孔，并在该通路孔中填充铜浆料以及使铜浆料干燥从而形成通路导体。并且，在陶瓷生片表面通过使用铜浆料来印刷设计成布线图形的导体层，并使之干燥，从而形成其中通路导体和导体层被连接起来的陶瓷生片。最后，堆叠多个陶瓷生片以形成层叠体并在水蒸汽和氮气的混合气氛中于数百℃的温度下使该层叠体去粘合剂(debinder)，从而去除铜浆料和陶瓷生片中的有机成分，然后通过将温度升高到近1,000℃或更高来烧制。结果，通过通路导体连接借助陶瓷层叠置的导体层，制成多层布线板。这样制造的布线板很容易面临凸起的问题，由于设计成通路导体的铜和设计成绝缘层的陶瓷层之间在烧制步骤中的烧制温度和烧制收缩时限(firing shrinkage timing)不同，在烧制之后通路导体从布线板表面突出。作为改善这一问题的技术，已知JP-A-11-53940(术语“JP-A”在本文中用于表示“未审查日本专利申请公开”)公开了一种铜金属化合成物和使用该合成物的玻璃陶瓷布线板。在JP-A-11-53940中描述的铜金属化合成物和使用该合成物的玻璃陶瓷布线板中，玻璃陶瓷和铜金属化合成物在烧制收缩行为上匹配，从而减少通路导体从玻璃陶瓷布线板表面的凸起，其中用于通路孔的铜金属化合成物在每100份重量的作为主要成分的铜粉中包括2到20份重量、具有700到750℃的玻璃转变温度的SiO2-Al2O3-RO(R碱土金属)-B2O3基玻璃料(glass flit)，并且通过使用这种金属化合成物以及在700到1,000℃的温度下与玻璃陶瓷同时烧制来获得玻璃陶瓷布线板。在封闭电路部件的情形下，如层叠体内的半导体，半导体元件被放置在以上制成的布线板的上表面上并被连接，并且最后形成覆盖层以覆盖半导体元件，在该覆盖层的下表面上已经形成了用于容纳半导体元件的容纳空腔。在通过封闭半导体来使用这样制成的布线板作为半导体封装时，维持稳定的电性能以使半导体元件与外部水蒸汽或气体之间绝缘并且确保气密性是很重要的。为了实现这一目的，必须防止在通路导体和绝缘层之间产生间隙。如果在通路导体和布线板的陶瓷层之间的界面处产生间隙，在对陶瓷层的上表面或通路导体的上表面进行镀覆时，镀液可能会通过间隙渗入布线板，从而破坏线路。同样，为了消除这一问题，必须防止在通路导体和陶瓷层之间的界面产生间隙。作为防止在通路导体和陶瓷层之间产生间隙并抑制通路导体的凸起的技术，已知JP-A-11-16418中公开的一种铜金属化合成物和使用该合成物的玻璃陶瓷布线板，以及JP-A-6-56545中公开的一种用于通路孔的含金属浆料合成物及其烧制方法。在JP-A-11-16418中描述的铜金属化合成物和使用该合成物的玻璃陶瓷布线板中，添加有软化点为700到1,000℃的玻璃料的铜浆料被填充到通路孔中并在800到1,000℃的温度下与玻璃陶瓷料同时烧制，从而增强陶瓷料与通路导体之间的粘结强度，以消除间隙，同时减少通路导体的凸起。在JP-A-6-56545中公开的用于通路孔的含金属浆料合成物及其烧制方法中，这种浆料合成物和包括导电第一金属、可氧化第二金属及有机介质的一种浆料合成物被填充到通路孔中，并且陶瓷被烧制，从而消除陶瓷和通路导体之间的间隙。
技术实现思路
由于布线板的小型化和传输信号的速度提高，需要自由芯片结构(free chip structure)，其中对布线板上露出的通路导体进行镀覆以形成电路接线端，并且半导体的接线端叠置在该电路接线端上并直接通过锡焊与之键合。然而，根据JP-A-11-53940中公开的铜金属化合成物和玻璃陶瓷布线板，在铜金属化合成物中添加玻璃料，结果玻璃容易出现在通路导体表面并残留在那里，导致如下问题在镀覆通路孔电极表面以及在其上形成电路的情形下，镀覆处理变得困难。本专利技术的一个目的是解决这些问题并提供一种铜浆料和使用该铜浆料的布线板，能够在用铜作为通路导体的布线板中减少由烧制引起的通路导体的凸起，并且由于没有玻璃出现在通路导体表面而便于镀覆处理。根据JP-A-11-16418中公开的铜金属化合成物和玻璃陶瓷布线板，在铜金属化合成物中添加玻璃料，因此玻璃容易出现在通路导体表面并残留在那里，导致以下问题在对通路导体表面进行镀覆并在其上形成电路的情形下，镀覆处理变得困难。同样，根据JP-A-6-56545中公开的用于通路孔的含金属浆料合成物及其烧制方法，用于通路孔的含金属浆料包含可氧化的第二金属，因此烧制后产生了高的通路导体电阻，导致以下问题在这种通路导体用于高频电路的传输路径时，传输性质劣化。本专利技术的一个目的是解决这些问题并提供铜浆料和使用该铜浆料的布线板，可以在用铜作为通路导体的布线板中减少通路导体的凸起，由于没有玻璃出现在导体表面而便于镀覆处理，并降低通路导体的内电阻，并且最好可确保气密性。为了实现上述目的，本专利技术的铜浆料包含铜粉、有机载剂以及以下物质中的至少一种具有平均颗粒尺寸100nm或更小的陶瓷颗粒；和Fe2O3颗粒，并在每100份质量(重量)的铜粉中包含6到20份质量有机载剂。包含具有平均颗粒尺寸100nm或更小的陶瓷颗粒的铜浆料(本专利技术的第一方面)被填充在陶瓷生片上形成的通路孔中，并和陶瓷生片同时烧制，这提供了如下的可行的效果所获得的布线板可以减少通路导体的凸起，没有玻璃出现在通路导体表面上，并且便于镀覆处理。即使不包含玻璃料，第一方面的铜浆料也可以抑制布线板通路导体的凸起，其原因如下所述。通常，已知由于通路导体和低温烧制瓷之间的烧结行为上的不一致而发生通路导体的凸起。也就是说烧制成通路导体的铜粉比低温烧制瓷开始烧结要快但结束烧结要慢，因此容易发生通路导体的凸起。因此，为了减少通路导体的凸起，在铜浆料中需要包含同时具有延缓铜粉烧结起始的效果(烧结抑制效果)以及在烧结起始后具有快速推动烧结以实现致密化的效果(烧结加速效果)的添加剂。作为实现这一目的的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：墨泰志，水谷秀俊，佐藤学，
申请(专利权)人：日本特殊陶业株式会社，
类型：发明
国别省市：