制造电路板的方法技术

一种制造电路板的方法，其能够避免核心基片的形变，保证其尺寸和高密度的布线图案，从而实现紧凑和高性能的半导体器件。本发明专利技术的制造电路板的方法包括如下步骤：通过构建处理在一个核心基片上形成一个多层体，其中被一个绝缘层所绝缘的不同层上的布线图案被电连接；以及把该多层体与该核心基片相分离。一个金属层被真空附着在该半导体基片上。通过构建处理把该多层体形成在该金属层上，并且通过破坏在该核心基片与该金属层之间的真空状态，把该多层体与该金属层一同从该核心基片上分离。

【技术实现步骤摘要】

本专利技术涉及一种，特别涉及可以高度集中地形成布线图案的薄电路板。
技术介绍
下面将参照图8A-9D说明制造一个印刷电路板的常规方法，其中通过构建处理在一个核心基片的两侧上形成多层布线图案。图8A-8F示出形成一个核心部分的步骤，其中布线图案被叠加在两个表面上。在图8A中，铜膜11被附着在核心基片10上。该核心基片10包括一个核心部件10a，其由包含玻璃纤维的环氧树脂和分别覆盖该核心部件10a的一个上表面和一个下表面的铜膜11所制成。在图8B中，通过钻孔，在该核心基片10中形成一个通孔12。每个通孔12的内径大约为250μm。在图8C中，通过镀覆，该通孔12的内表面被铜层14所覆盖，使得在该核心基片10的上表面和下表面上的布线图案可以被电连接。在图8D中，通孔12被填充有树脂16，以在该核心基片10的上表面和下表面上形成布线图案。在图8E中，铜层18形成在核心基片10的两个表面上，作为盖层(lid layer)。通过形成该盖层，包括该树脂16的端面的该核心基片10的整个表面被该铜盖层18所覆盖。在图8F中，通过蚀刻该铜层14和18以及铜膜11，在核心基片10的两个表面上形成布线图案20，以形成核心部分22。请注意，在本例中，布线图案20通过消减处理而形成布线图案20，从而布线图案20的密度受到限制。图9A-9D示出形成一个印刷电路板的步骤，其中布线图案形成在核心部分22的两个表面上。在图9A中，通过构建处理(buildup process)，布线图案24形成在核心部分22的两个表面上。符号26表示绝缘层。在不同层中的布线图案24被通道(via)28电连接。在图9B中，形成有布线图案24的基片的表面被光敏阻焊剂30所覆盖，然后它们被曝光和显影，从而该基片的表面的规定部分被阻焊剂30所覆盖。在图9C中，通过无电镀镍和无电镀金方法，覆盖布线图案24的表面。另外，通过镀覆，该布线图案的暴露表面被保护层32所覆盖。在图9D中，焊锡块34形成在布线图案24的电极处。通过上述步骤，完成该印刷电路板36。目前，需要薄和紧凑的半导体器件，从而需要将安装半导体器件的具有高密度布线图案的薄电路板。但是，通过钻孔在该基片中钻出该通孔，从而每个通孔12的内径必须大约为250μm。即，不可能以更窄的间距钻出该通孔12，从而必须限制布线图案的密度。在具有核心基片的常规印刷电路板中，在要被安装半导体芯片的电极之间的间距例如为200μm，但是用于与外部器件相连接的电极之间的间距例如为200μm，因此在布线图案之间的间距必须向着用于与外部设备相连接的而加宽。在该印刷电路板中的布线图案的密度受到进一步的限制。该薄电路板的核心基片10必须较薄。但是，需要一个特定的生产线，其可以传送和处理薄的核心基片。该薄的基片容易受到在形成该绝缘层和镀层的步骤中产生的应力的形变。因此，难以控制该薄电路板的尺寸，使得将形成高密度布线图案的薄电路板的精度必须被降低。
技术实现思路
本专利技术要解决上述问题。本专利技术的一个目的是提供一种制造薄电路板的方法，其能够避免核心基片的形变，保证其尺寸和高密度的布线图案，从而实现紧凑和高性能的半导体器件。为了实现该目的，本专利技术具有如下构造。即，本专利技术的包括如下步骤通过构建处理在一个核心基片上形成一个多层体，其中被一个绝缘层所绝缘的不同层上的布线图案被电连接；以及把该多层体与该核心基片相分离，其中一个金属层被真空附着在该半导体基片上，通过构建处理把该多层体形成在该金属层上，并且通过破坏在该核心基片与该金属层之间的真空状态，把该多层体与该金属层一同从该核心基片上分离。请注意，具有足够的韧性的各种板，例如塑料板、其两个表面被铜层所覆盖的板、金属板，可以被用作为该核心基片。例如可以通过用负压吸住该核心基片的表面上的金属层并且用粘合剂气密密封该核心基片的外边缘而执行该真空附着。可以通过切割该基片和气密密封部分而破坏该真空状态。并且，制造本专利技术的一个电路板的方法包括如下步骤通过构建处理在一个核心基片上形成一个多层体，其中由一个绝缘层所绝缘的不同层上的布线图案被电连接；以及把该多层体与该核心基片相分离，其中一个第一金属层被附着在该核心基片上、一个第二金属层被真空附着在第一金属层上，通过该构建处理，该多层体被形成在第二金属层上，并且通过破坏该第一金属层和第二金属层之间的真空状态而使得该多层体和第二金属层一同与该核心基片相分离。在该方法中，该第二金属层可以比第一金属层更宽，被真空附着在该第一金属层上的第二金属层的外边缘可以被附着在该核心基片上，并且该多层体和核心基片可以在稍微从该第一金属层的外边缘向内偏移的位置处被切割，从而破坏该第一金属层和第二金属层之间的真空状态，从而该多层体和第二金属层一同与该核心基片相分离。请注意，通过例如用一种粘合剂气密密封该真空附着部分的外边缘，当第一金属层和第二金属层被真空附着时，可以保持该气密密封部分的真空状态。通过真空附着该第一金属层和第二金属层并且例如通过一种粘合剂把第二金属层的外边缘附着到该核心基片的表面上，可以保持在第一金属层和第二金属层之间的真空状态。另外，本专利技术的包括如下步骤通过构建处理在一个核心基片上形成一个多层体，其中由一个绝缘层所绝缘的不同层上的布线图案被电连接；把该多层体与该核心基片相分离；以及对已经被分离的多层体应用一个规定处理。在本专利技术的该方法中，通过构建处理，该多层体形成在作为基底的核心基片上，从而可以避免例如收缩、翘曲这样的多层体的缺陷。因此，可以正确地控制该电路板的尺寸。另外，通过构建处理在该多层体中形成该布线图案，使得包括该多层体的电路板较薄和紧凑，并且该布线图案是高密度的。附图说明下面将通过例子并且参照附图描述本专利技术的实施例，其中图1A-1C为示出在一个核心基片的两个表面上形成布线图案的步骤的示意图；图2为一个被粘合部分的放大视图，其中一个粘合层、一个第一金属层和一个第二金属层被粘合；图3A-3C为示出把多层体与该核心基片相分离的步骤的示意图；图4A-4D为示出形成其表面被阻焊剂所覆盖的一个电路板的步骤的示意图；图5A-5C为示出形成其表面被没有阻焊剂所覆盖的电路板的步骤的示意图；图6A-6D为示出形成另一个例子的布线图案的步骤的示意图；图7A-7F为示出另一个例子的形成其表面被阻焊剂所覆盖的电路板的步骤的示意图；图8A-8F和9A-9D为示出制造该印刷电路板的常规方法的示意图。具体实施例方式下面将参照附图详细描述本专利技术的优选实施例。图1A-1C为示出本专利技术的的示意图。图1A示出本专利技术的特征步骤，其中第一金属层41和第二金属层42被附着在核心基片10的两个表面上，其包括核心部件10a和通过胶膜40附着在核心部件10a的两个表面上的铜膜11。为了确保处理和传送该核心基片10，该核心基片10具有足够的坚固性。另外，该核心基片10具有足够的韧性，以避免由于在该核心基片10上形成绝缘层和镀层时产生的应力所造成的变形。在本实施例中，该核心部件10a是一个环氧树脂片，其厚度为0.3-0.4mm，并且其包括玻璃纤维。另外，具有9μm的厚度的铜膜被附着在核心基片10的核心部件10a的两个表面上。请注意，该核心基片10可以由除了包含玻璃纤维的环氧树脂之外的具有足够的韧性其他材料所制成。坚韧本文档来自技高网...

【技术保护点】
一种制造电路板的方法，其中包括如下步骤：通过构建处理在一个核心基片上形成一个多层体，其中被一个绝缘层所绝缘的不同层上的布线图案被电连接；以及把所述多层体与所述核心基片相分离，其中一个金属层被真空附着在所述半导 体基片上，通过构建处理把所述多层体形成在所述金属层上，以及通过破坏在所述核心基片与所述金属层之间的真空状态，把所述多层体与所述金属层一同从所述核心基片上分离。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：首藤贵志，柏武文，高野宪治，饭田宪司，阿部健一郎，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]