多层线路基板、多层线路基板用基材、印刷线路基板及其制造方法技术

一种多层线路基板用基材，在绝缘性基材（绝缘树脂层（１１１））的一面上设有构成线路图形的导电层（１１２），另一面上设有用于层间粘接的粘着层（１１３），在贯通导电层、绝缘性基材和粘着层的贯通孔（１１４）中填充了用于实现层间导通的导电性树脂组成物（１１５），其中，贯通孔的导电层部分（１１４ｂ）的口径比绝缘性基材部分及粘着层部分（１１４ａ）的口径小，以确保在导电层的内侧面（１１２ａ）导电性树脂组成物和导电层的导通连接。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及多层线路基板(多层印刷线路板)、多层线路基板用基材及其制造方法，尤其涉及倒装片实装等能够高密度实装的多层柔性印刷线路板等多层线路基板、多层线路基板用基材及其制造方法。还有，本专利技术尤其涉及通过填充在通孔中的导电性树脂组成物(导电浆)来进行层间导通的多层线路基板用基材、多层线路基板及其制造方法。而且涉及倒装片实装用的印刷线路基板及其制造方法。
技术介绍
采用具有高耐热性、电绝缘性、高柔顺性的聚酰亚胺(ポリィミド)膜作为绝缘层材料的柔性印刷线路板(FPC)是公知的(特开平10一209593号公报)。还有，把FPC多层积层，借助于通孔(Through hole)来实现层间导通的多层FPC也正在开发。对于采用了通孔的多层FPC，由于层间连接位置的制约，线路设计的自由度低，不能在通孔上实装芯片，因而封装密度的提高就受到限制，不能满足近年来更高密度实装化的要求。针对这一点，正在开发不采用通孔，而是采用IVH(Interstitial ViaHole)进行层间连接，能够“在通路上有通路(Via on Via)”的树脂多层印刷线路板，例如，松下电器产业公司的ALIVH(Any LayerInterstitial Via HoIe)基板，以及，把聚酰亚胺FPC用积累方式进行多层积层，而不采用通孔的索尼化学公司的聚酰亚胺复合多层积累集成电路基板(MOSAIC)。(例如，特开平06—268345号公报，特开平07—147464号公报) 还有，与本专利技术的申请人为相同的申请人的“特愿2001—85224号”申请中提出了把以聚酰亚胺膜为绝缘层，在其一面上粘贴铜箔导电层的通用的敷铜树脂基材(附着铜箔的聚酰亚胺基材)作为基础基材，通过简便的工序获得IVH构造的多层FPC的构造和制法。对于在“特愿2001—85224号”申请中提出的多层线路基板用基材，在绝缘层的一面设有铜箔的敷铜树脂基材上开了贯通孔之后，从铜箔一侧采用丝网印刷法等印刷法填充导电性树脂组成物(树脂系列导电浆)，形成如图1所示的IVH部分。另外，在图1中，1表示绝缘层，2表示铜箔部，4表示贯通孔，5表示填充在贯通孔4中的导电性树脂组成物。并且，使丝网印刷时的掩模(模板)的开口部的口径大于IVH直径，从而使印刷时的定位精度具有一定程度的余量，并能够在铜箔部2之上由导电性树脂组成物5形成与掩模开口部口径相当大小的头状部5A，使填充在贯通孔4中的导电性树脂组成物5与铜箔部2的接触面积增大。还有，由于头状部5A的存在，因而能够防止填充在贯通孔4中的导电性树脂组成物5从贯通孔4脱落。还有，作为相同技术，还发表了把以聚酰亚胺膜为绝缘层，在其一面上粘贴铜箔导电层的通用的敷铜树脂基材(附着铜箔的聚酰亚胺基材)作为基础基材，通过一并积层获得IVH多层基板的构造和制法(例如，第16回电子学实装学术讲演大会p.31～32(2002年3月18日)伊藤彰二及其他3人，“由附着铜箔的聚酰亚胺基板构成的一并积层的IVH多层基板”)。对于这种情况，在由附着铜箔的聚酰亚胺基材组成的一并积层的IVH多层基板中，如图2所示，在绝缘层(聚酰亚胺基材)11的一面上设有铜箔12的敷铜树脂基材上开了贯通孔(通孔)13之后，在铜箔12一侧采用丝网印刷法等印刷法填充导电浆14，形成IVH部分。在该IVH多层基板上，使丝网印刷时的掩模的开口部的孔径大于IVH直径，从而使印刷时的定位精度具有一定程度的余量，并能够在铜箔部12之上由导电浆14形成与掩模开口部孔径相当大小的帽檐部15，帽檐部15增大了填充在贯通孔13中的导电浆14与铜箔部12的接触面积。还有，例如，还提出了如图3所示的技术(特开平9—82835号公报)。可是，在特愿2001—85224号申请所提出的多层线路基板用基材中，由于导电性树脂组成物5在铜箔2之上的部分，即头状部5A的厚度，因而在导电性树脂组成物5固化后为多层化而积层时，要填埋在铜箔电路部的厚度上再加上导电性树脂组成物5在铜箔2之上的部分(头状部5A)的厚度的厚度，就需要足够的粘着层厚度，如果粘着层不加厚的话，就会使多层线路基板的表面平滑性降低。因此，对于以聚酰亚胺膜为绝缘层，在其一面上粘贴铜箔导电层的通用的敷铜树脂基材，在绝缘层的厚度为15～30μm，铜箔的厚度为5～20μm的情况下，需要15～30μm厚的粘着层，粘着层的厚膜化就导致基板的厚膜化。对于图2所示的IVH多层基板，也同样存在这一问题。另一方面，也在考虑在导电性树脂组成物固化前的柔软状态下进行积层，使导电性树脂组成物和其它层的铜箔严密接触。可是，在特愿2001—85224号申请所提出的方案中，如果这样做的话，如图4所示，导电性树脂组成物5在铜箔部2之上的部分(头状部5A)，就会由于多层积层时积层压P的过度挤压而破损，在压溃状态下扩展，不仅难以使从基板表面看去的头状部5A的大小均匀，而且，头状部5A的导电性树脂组成物还会扩展到其它线路部2′，导致电路短路。对于图2所示的IVH多层基板，也同样存在这一问题。
技术实现思路
本专利技术是针对上述课题而提出的，目的是提供一种多层线路基板用基材及其制造方法以及多层线路基板，利用它们能够得到薄的多层线路基板，这种薄的多层线路基板不会损坏导电性树脂组成物与导电电路部的接触可靠性，而且不会降低基板的平滑性。还有，本专利技术另一个目的是提供一种多层线路基板用基材及其制造方法以及多层线路基板，即使经过诸如高温曝晒的可靠性试验，也不会产生剥离、剥落等损坏，而且能够增大填充在通路孔中的导电浆和导电电路部的接触面积。另一方面，印刷线路基板上的电子部件的实装方式，伴随着电路的高密度化，从导线连接(wire bonding)方式，逐渐倾向于采用把电极配置到芯片下面的凸起上而进行连接的倒装片实装。如图5所示，倒装片实装是在芯片1的、与基板相对的面上设置导电性凸起2，芯片1面朝下，放置在基板3上面，通过凸起2使芯片电极4和基板电极5相互连接起来的实装方式。对于采用凸起连接方式的倒装片实装来说，公知的有，通过焊料凸起来连接芯片和电路基板的方式，通过导电性粘着剂来实现连接的方式，以及通过金(Au)来连接芯片和电路基板的方式(“电子材料”2000年9月号(第39卷第9号)，(株)工业研究会，2000年9月1日发行，36页～40页)。对于采用凸起连接方式的倒装片实装来说，由于芯片的工作发热、机械冲击而在基板和芯片的连接界面产生应力，从而有可能断绝芯片和基板的连接，这是其问题，这一点会损害凸起连接方式相对于导线连接方式的优越性。采用凸起连接方式时芯片和基板的连接断绝可以推测为，由于凸起和基板电极(焊盘部)的热膨胀系数不同，就会在凸起和基板电极的连接部产生剪切应力，从凸起的最细的部分断开。这一点可以通过有限元法模拟来确认。如图6中放大所示，可以推测为，对于与平坦的焊盘(基板电极)5连接的焊料球凸起2，在凸起5和焊盘5的界面处将产生突变部A，应力就会集中在突变部A，成为容易遭受破坏的构造。即，在两者的界面处，由异种材料的接触而引起的缺陷就会集中，而且，在机械性能方面脆弱，锡铜合金层会析出而成为破坏的起点。对于焊料凸起的结构而言，由于回流焊时的焊料呈熔融状态，金属上的焊料就会润湿，因而能够获得芯片和基板自动定位的自对准效果，但本文档来自技高网...

【技术保护点】
一种多层线路基板用基材，在绝缘性基材一面上设有构成线路图形的导电层，在贯通上述绝缘性基材和上述导电层的贯通孔中填充了用于实现层间导通的导电性树脂组成物，其中，上述贯通孔的导电层部分的口径比绝缘性基材部分的口径小，上述贯通孔的绝缘性基 材部分和导电层部分中都填满了导电性树脂组成物。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：伊藤彰二，中尾知，通口令史，冈本诚裕，
申请(专利权)人：株式会社藤仓，
类型：发明
国别省市：JP[日本]