垂直式内埋电容基板的制作方法及其结构技术

一种垂直式内埋电容基板的制作方法及其结构，主要包含提供若干个导通层，该些导通层是由一导线层及一第一介电层所组成，该导线层是形成于该第一介电层上；提供若干个复合层，该些复合层是由一图案化电极层及一第二介电层所组成，该图案化电极层是形成于该第二介电层上；压合该些导通层及该些复合层以形成一块体，该块体是定义有若干个垂直式内埋电容基板及在该些垂直式内埋电容基板间的若干个切割道；以及沿着该些切割道切割该块体，以单体化分离该些垂直式内埋电容基板。

【技术实现步骤摘要】

本专利技术是有关于一种内埋电容基板，特别是有关于一种垂直式内埋电容基板的制造方法及其结构。
技术介绍
如图1所示，现有的内埋电容基板10是包含有一上表面11、一下表面12、若干个内埋电容13及若干个导线14，该些内埋电容13是电性连接该些导线14，该些内埋电容13是具有一第一电极131、一介电层132及一第二电极133，该些第一电极131与该些第二电极133是分别平行设置于该上表面11与该下表面12，一芯片50可通过该些导线14与该些内埋电容11电性连接，但是该些内埋电容11的该些第一电极131与该些第二电极133的布局方式是为水平式，即分别平行该上表面11与该下表面12，其会占去基板相当多的布局空间，使得该些内埋电容11的布局数量会受限于基板尺寸大小，而无法大量应用，且在电容数量不足时，仍需依靠外加式电容c来补偿，其不仅会增加额外的SMT制程，更会增加封装体体积及制作成本。
技术实现思路
本专利技术的主要目的是在于提供一种垂直式内埋电容基板的制造方法及其结构，其主要是利用若干个图案化电极层与若干个介电层所构成的垂直式内埋电容，增加基板的电路布局空间及设计弹性，除了无须使用额外的SMT制程来增加外加式电容外，更可让使用该垂直式内埋电容基板的封装体(Package)体积缩小及降低制作成本。依据本专利技术的一种垂直式内埋电容基板的制作方法，是包含提供若干个导通层，该些导通层是由一导线层及一第一介电层所组成，该导线层是形成于该第一介电层上；提供若干个复合层，该些复合层是由一图案化电极层及二介电层所组成，该图案化电极层是形成于该第二介电层上；压合该些导通层及该些复合层以形成一块体，该块体是定义有若干个垂直式内埋电容基板及在该些垂直式内埋电容基板间的若干个切割道；以及沿着该些切割道切割该块体，以单体化分离该些垂直式内埋电容基板。依据本专利技术的另一种垂直式内埋电容基板的制作方法，是包含提供若干个导通层，该些导通层是由一导线层及一第一介电层所组成，该导线层是形成于该第一介电层上；提供若干个第一复合层，该些第一复合层是由一图案化电极层及一第二介电层所组成，该图案化电极层是形成于该第二介电层上；提供若干个第二复合层，该些第二复合层是由一平板电极层及一第三介电层所组成，该平板电极层是形成于该第三介电层上；压合该些导通层、该些第复合层与该些第二复合层以形成一块体，该块体是定义有若干个垂直式内埋电容基板及在该些垂直式内埋电容基板间的若干个切割道；以及沿着该些切割道切割该块体，以单体化分离该些垂直式内埋电容基板。依据本专利技术的一种垂直式内埋电容基板，其包含若干个导通层及若干个第一复合层，该些导通层是具有一导线层及一第一介电层，该导线层是形成于该第一介电层上，该些第一复合层是形成于该些导通层之间，其具有一图案化电极层及一第二介电层，该些图案化电极层是具有若干个电极。与现有技术相比，本专利技术其主要是利用若干个图案化电极层与若干个介电层所构成的垂直式内埋电容，增加基板的电路布局空间及设计弹性，除了无须使用额外的SMT制程来增加外加式电容外，更可让使用该垂直式内埋电容基板的封装体(Package)体积缩小及降低制作成本。附图说明图1是现有的内埋电容基板的立体示意图。图2A至图2D是依据本专利技术的第一较佳实施例，一种垂直式内埋电容基板的制造方法流程图。图3是依据本专利技术的第一较佳实施例，在该垂直式内埋电容基板形成至少一线路层的制程剖面示意图。图4是依据本专利技术的第一较佳实施例，在该线路层上的形成若干个凸块的制程剖面示意图。图5A至图5E是依据本专利技术的第二较佳实施例，一种垂直式内埋电容基板的制造方法流程图。图6是依据本专利技术的第二较佳实施例，在该垂直式内埋电容基板形成至少一线路层的制程剖面示意图。图7是依据本专利技术的第二较佳实施例，在该线路层上形成若干个凸块的制程剖面示意图。具体实施例方式请参阅图2A至图2C，其是本专利技术的第一较佳实施例，一种垂直式内埋电容基板20的制作方法。首先，请参阅图2A，提供若干个导通层21，该些导通层21是由一导线层211及一第一介电层212所组成，该导线层211是形成于该第一介电层212上，在本实施例中，该些导线层211是由一平板金属层以微影蚀刻制程制作完成(图未绘出)，该些导线层211是具有若干个导线211a，该些导线211a是用以取代现有基板的导通孔；之后，请参阅图2B，提供若干个复合层22，该些复合层22是由一图案化电极层221及一第二介电层222所组成，其中该图案化电极层221是形成于该第二介电层222上，在本实施例中，该些图案化电极层221是由一平板金属层以微影蚀刻制程制作完成(图未绘出)，该些图案化电极层221是具有若干个电极221a，用以构成若干个电容结构C(如图2C所示)，该些电容结构C可依据应用上的不同电性需求作串、并联设计，较佳地，该些电极221a是呈阵列状分布，而该些第二介电层222与该些第一介电层212是可为环氧树脂(epoxyresin)、FR4、BT树脂、高分子材料或陶瓷材料；接着，请参阅图2C，压合该些导通层21及该些复合层22以形成一块体B，该块体B是定义有若干个垂直式内埋电容基板20及在该些垂直式内埋电容基板20间的若干个切割道B1，在本实施例中，该些垂直式内埋电容基板20的尺寸是可依据应用需求而定；最后，请参阅图2D，沿着该些切割道B1切割该块体B，以单体化分离该些垂直式内埋电容基板20，经单体化分离的该些垂直式内埋电容基板20是具有一第一表面201及一第二表面202，该些第一表面201与该些第二表面202是显露该些导线211a及该些电极221a，该些导线211a与该些电极22 1a是可用以电性连接至少一芯片或至少一电路组件(图未绘出)。请参阅图3，在本实施例中，可另包含在该些垂直式内埋电容基板20的该些第一表面201与该些第二表面202上形成至少一线路层23，该线路层23是电性连接该些导线层211的该些导线211a及该些图案化电极层221的该些电极221a，使该芯片或该电路组件可通过该线路层23与该垂直式内埋电容基板20电性连接。或者，请参阅图4，又另包含在该线路层23上形成若干个凸块24，使该芯片可通过该些凸块24与该垂直式内埋电容基板20电性连接。请参阅图5A及图5E，其是本专利技术的第二较佳实施例，一种垂直式内埋电容基板30的制作方法。首先，请参阅图5A，提供若干个导通层31，该些导通层31是由一导线层311及一第一介电层312所组成，该导线层311是形成于该第一介电层312上，在本实施例中，该些导线层311是具有若干个导线311a；之后，请参阅图5B，提供若干个第一复合层32，该些第一复合层32是由一图案化电极层321及一第二介电层322所组成，该图案化电极层321是形成于该第二介电层322上，在本实施例中，该些图案化电极层321是具有若干个电极321a，该些电极321a是呈阵列状分布；之后，请参阅图5C，提供若干个第二复合层33，该些第二复合层33是由一平板电极层331及一第三介电层332所组成，该平板电极层331是形成于该第三介电层332上，在本实施例中，该些第三介电层332、该些第二介电层322与该些第一介电层312是可为相同材料或不相同材料；接着，请参阅图5D，压合该些导通层本文档来自技高网...

【技术保护点】
一种垂直式内埋电容基板的制造方法，其特征在于：其包含：提供若干个导通层，该些导通层是由一导线层及一第一介电层所组成，该导线层是形成于该第一介电层上；提供若干个复合层，该些复合层是由一图案化电极层及一第二介电层所组成，该图案化电极层是形成于该第二介电层上；压合该些导通层及该些复合层以形成一块体，该块体是定义有若干个垂直式内埋电容基板及在该些垂直式内埋电容基板间的若干个切割道；以及沿着该些切割道切割该块体，以单体化分离该些垂直式内埋电容基板，且该些垂直式内埋电容基板是具有一第一表面及一第二表面。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖国成，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[]