一种等离子体蚀刻装置及其方法制造方法及图纸

本发明专利技术的等离子体蚀刻装置包含：刻蚀室；在刻蚀室中形成的下电极，下电极用于在其上装载半导体器件；在刻蚀室中形成的上电极，上电极与下电极平行；用于向下电极提供第一频率波和向上电极提供第二频率波的频率电源；以及用于调节第一和第二频率波之间的相位差使其大于或等于９０度而小于１８０度的相位差调节器。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及等离子体蚀刻装置及其方法。在等离子蚀刻装置中，用等离子体激发一种特定的物质以产生高度激活的原子团的反应气及离子，并且将原子团及离子发射到要被处理的物体上，例如半导体器件上，从而蚀刻该物体。在此情况下，通常使用大约13.56MHz的高频电磁波或2.45GHz的微波作等离子体激发。尤其是在普遍使用的这样一种装置中，高频电源与设置在刻蚀室中的平行板型电极相连，并将晶片衬底上要进行蚀刻的材料装在平行板电极上并进行干法刻蚀。下面将根据附图说明图1对此传统装置进行描述。图1为在常规等离子体蚀刻装置中的刻蚀室的截面图。在刻蚀室101中设置有平行板电极之一的阴极电极102并用以装载刻蚀物体或晶片衬底103。阳极电极104与阴极电极102相对设置从而在刻蚀室101中形成平行板的电极结构。气体入口105用于引进卤族气体并有一排气孔106设在室101内。阳极电极104与反应室壁107相连并接到地电位。通过匹配部件109提供的高频电源108以产生激发卤族气体等离子体的高频电磁波。匹配部件109装模在引出电极111上并通过绝缘件110与反应室的腔壁107绝缘。通过引出电极111发射的高频电磁波在阴极电极102与阳极电极104之间激发卤族气体的等离子体。这一等离子体激发的反应气体对晶片衬底103上要被蚀刻的材料进行干法刻蚀。当使用上述等离子体能刻蚀装置进行干刻蚀时，本专利技术人发现了存在的问题，下面将参照图2、3A-B及4A-B对其进行说明，图中每一个都示出了晶片衬底上要处理的物质的截面图。参阅图2，在硅衬底201的表面上形成栅绝缘膜202，并在栅绝缘膜202上形成含有磷或其它杂质的多晶硅膜203。在多晶硅膜203上形成金属的硅化物膜204，并在金属硅化物膜204的特定区域上形成作为蚀刻掩膜的光刻胶掩膜205。当干刻蚀此物体时使用了两步蚀刻。尤其是在第一步蚀刻中，使用作蚀刻掩蔽的光刻胶掩膜干刻蚀金属硅化物膜204。例如，用Cl2、SF6或其它气体作反应(蚀刻)气体。接着，在第二步蚀刻中，在同一蚀刻装置中，用包含氯气和HBr的混合气体干刻蚀多晶硅膜203。然而在此方法中，当半导体器件要具有精细的结构以及要求进行高密度精密加工时，在第一步蚀刻中增加了微负荷效应。微负荷效应就是在低压和精细区域(微区)的条件下，由于离子自身的一散射使得垂直到达半导体晶片的离子减少所引起的降低蚀刻速度。也由于相对于更小的(更精细)尺寸来说金属硅化物层侧边蚀刻所占的百分比更大，因而蚀刻掩蔽对面积的依赖就增大了。因此，要获得0.25μm左右稳定而精确的蚀刻工艺就变得更加困难。例如，当将SF6用于第一步蚀刻中时，栅电极和栅绝缘膜的蚀刻选择比变小，使栅绝缘膜和硅基片也被蚀刻。同样，当将Cl2气用在第一步蚀刻中时，就产生如下缺点。尤其是如图3A-B所示，当在多晶硅膜203上形成金属硅化物层204a时，将会形成如图3A中所示的侧边蚀刻206或如图3b中所示的凹口207。此侧边蚀刻206是为解决微负荷效应或蚀刻掩蔽对面积的依赖性所进行的过度蚀刻而产生的。同样，当高频功率提高时，也会产生所述的凹口207。为了解决上述问题，通过包含氯气和氧气的混合气体的等离子体激发对金属硅化物膜204进行干刻蚀。然后，在随后第二步蚀刻中，对多晶硅膜203进行干刻蚀。然而，这种情况需要在低气压及高等离子体密度下蚀刻。在这种条件下，正如图4A-B中所示，通过用作蚀刻掩蔽的光刻胶掩膜205的干刻蚀形成金属硅化物层204a，并通过使用这些层作蚀刻掩蔽进行干刻蚀形成多晶硅层203a。在此情况下，在多晶硅层203a上将会产生如图4A中所示的侧边蚀刻208和如图4B中所示的凹口209。前者是由于等离子体密度上升而等离子体的原子团成份也上升所产生的。后者同样也由于等离子体密度上升使半导体体内积聚的电荷上升从而使离子受累积电荷的影响而转向所产生的。另一方面，在日本专利申请公报No.平7-106097、平3-153028及昭58-12347中公开了其它的等离子体蚀刻装置。图5中示出了此类装置。在刻蚀室320中的绝缘层314上设置一阴极电极311。而在刻蚀室320中的绝缘层317上设置一阳极电极312。阴极电极311与RF电源315相连而阳极电极312与RF电源319相连。相位差调节器340与RF电源315和319相连从而将加于阴极电极311与阳极电极312的RF电源之间的相位差设定在180°以提高等离子体的密度。然而，本专利技术人已发现当提供非常精细的结构时此装置及方法的蚀刻选择比低劣。半导体器件已达到很高的集成度及很大的容量。因此，用于制造半导体器件的晶片基片的直径尺寸也在增加，目前通常使用的直径尺寸为200毫米。可以预测，随着集成度和精细度的进一步上升，半导体器件，譬如以0.25μm及更小的尺寸进行精细加工晶片基片的尺寸将增加到300毫米。但用前述蚀刻装置进行蚀刻，很难用上述工艺获得精细结构。尤其是，在制作非常精细尺寸的栅电极时会存在更大的问题。此外，很难提高包含在半导体器件中的各种材料之间的刻蚀选择比，这些材料包括要蚀刻的材料、光刻胶掩膜及在蚀刻期间露出的材料。同时，也很难提高沿晶片衬底表面横向等离子体蚀刻的均匀性。由于此原因，使用传统的等离子体蚀刻装置和方法，对于如300mm或更大的增大的晶片基片直径，是很难获得所需蚀刻质量的。本专利技术的一个目的是要提供一种等离子体蚀刻装置和工艺，用于在大直径晶片衬底上对蚀刻材料进行精细与均匀的加工。本专利技术的等离子体蚀刻装置包含刻蚀室；在刻蚀室中形成的下电极，该下电极用于在其上装载半导体器件；在刻蚀室中形成的上电极，该上电极与下电极平行；用于向下电极提供第一频率电磁波和向上电极提供第二频率电磁波的频率电源；以及相位差调节器，用于将第一和第二频率电磁波之间的相位差调节为大于或等于90度而小于180度。通过下面结合相应附图的描述会对本专利技术的以上及其它目的、优点及特征有更清楚的了解，其中图1为传统等离子体蚀刻装置的截面图；图2为使用图1中的装置蚀刻的半导体器件的截面图；图3A-B为当使用图1的装置时，所存在问题的截面说明图；图4A-B为当使用图1的装置时，所存在其它问题的截面说明图；图5为另一个传统的等离子体蚀刻装置的截面图；图6为本专利技术的等离子体蚀刻装置的截面图；图7为用于说明本专利技术效果的截面示意图；图8为用于说明本专利技术效果的侧边蚀刻量对加于下电极功率的依赖的曲线图；图9为用于说明本专利技术效果相对于上电极所加的功率的蚀刻选择比的依赖关系以及对晶片基片上不同位置的依赖关系曲线图；图10为用于说明本专利技术效果的蚀刻选择比以及在晶片基片上的不同位置处相对于频率波相位差的依赖关系的曲线图；图11为用于说明本专利技术第二实施例的另一要蚀刻的半导体器件的截面示意图。如图6中所示，本专利技术包括一对在刻蚀室1中形成的平行板型电极。下电极2被设置成用于装载作为要作处理的材料的晶片基片3，而上电极4设置在刻蚀室1中。设置一进气孔5使卤族气体通过上电极4内所设置的气体扩散孔(未示出)均匀地引入反应室。在室1内设置有用于排出气体的排气孔6。通过绝缘体7使下电极2和上电极4都与反应室壁8相隔离。反应室壁8接至地电位。分别向下电极2和上电极4加上用于激发卤族气体等离子的高频电磁波。这本文档来自技高网...

【技术保护点】
一种等离子体刻蚀装置，其特征在于，它包含：刻蚀室；在所述刻蚀室内形成的下电极，所述下电极用于在其上装载半导体器件；在所述刻蚀室中形成的上电极，所述上电极与所述下电极平行；以及用于调节提供给所述下电极的第一频率波与提供给所述上 电极的第二频率波之间的相差使该相位差大于或等于９０度并小于１８０度的装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：大内雅彦，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]