带缓冲漏极的晶体管器件制造技术

本申请公开了带缓冲漏极的晶体管器件。半导体器件包括源极区域(756)。漏极区域(746)与源极区域(756)间隔开具有第一导电类型和第二掺杂剂浓度。第一漂移区域(741)位于源极区域(756)和漏极区域(746)之间，并且具有第一导电类型和低于漏极区域(746)的第二掺杂剂浓度的第一掺杂剂浓度。氧化物结构(730)包括在第一漂移区域(741)上或上方的第一部分(731)和在第一部分(731)和漏极区域(746)之间的锥形部分(732)。衬底表面延伸部(749)位于锥形部分(732)和漏极区域(746)之间。缓冲区域(745)在第一漂移区域(741)和漏极区域(746)之间并且在氧化物结构(730)的锥形部分(732)下方具有第一导电类型。缓冲区域(745)具有在第二掺杂剂浓度和第一掺杂剂浓度之间的第三掺杂剂浓度。度。度。

【技术实现步骤摘要】
带缓冲漏极的晶体管器件

技术介绍

[0001]半导体器件(诸如硅器件)具有广泛的应用。例如，横向扩散金属氧化 物半导体(LDMOS)或漏极扩展功率晶体管被用于许多应用，诸如开关直流 (DC)
‑
DC转换器和其它应用。

技术实现思路

[0002]本公开的各种公开的方法和器件可以有益地应用于开关DC
‑
DC转换器和 需要耐用性以使器件能够在负载瞬态、短路电流、负电流流动和其它异常情 况期间幸存的其它应用。虽然可以预期此类实施例提供性能上的改进(诸如 改进的安全操作区(SOA)和耐用性，同时保留或甚至降低了比导通电阻)， 但除非在特定的权利要求中明确记载，否则特定的结果都不是本专利技术的要求。
[0003]在本公开的一个方面中，一种半导体器件包括在半导体衬底中的源极区 域。漏极区域与源极区域间隔开，具有第一导电类型和第二掺杂剂浓度。第 一漂移区域位于源极区域和漏极区域之间，并且具有第一导电类型和低于漏 极区域的第二掺杂剂浓度的第一掺杂剂浓度。沟道区域在源极区域和第一漂 移区域之间，具有不同的第二导电类型。氧化物结构在沟道区域和漏极区域 之间并且包括在第一漂移区域上或上方的第一部分以及在第一部分和漏极区 域之间的锥形部分。衬底表面延伸部在锥形部分和漏极区域之间。栅极结构 在氧化物结构上或上方并且包括在沟道区域上方的部分。缓冲区域在第一漂 移区域和漏极区域之间并且在氧化物结构的锥形部分下方，具有第一导电类 型。缓冲区域具有在漏极区域的第二掺杂剂浓度和第一漂移区域的第一掺杂 剂浓度之间的第三掺杂剂浓度。
[0004]在本公开的另一方面中，一种半导体器件包括在半导体衬底中的n型源 极区域。n型漏极区域与源极区域间隔开，具有第一掺杂剂浓度。n型漂移区 域位于源极区域和漏极区域之间并且具有低于第一掺杂剂浓度的第二掺杂剂 浓度。p型沟道区域在源极区域和漂移区域之间。LOCOS结构在沟道区域和 漏极区域之间，包括在漂移区域上或上方的第一部分以及在第一部分和漏极 区域之间的锥形部分。衬底表面延伸部在锥形部分和n型漏极区域之间。栅 极结构在氧化物结构上或上方并且包括在沟道区域上方的部分。缓冲区域在 漂移区域和漏极区域之间，并且在氧化物结构的锥形部分下方。缓冲区域具 有的掺杂剂浓度从漂移区域向漏极区域增加不超过9倍。
[0005]在另一方面，一种形成半导体器件的方法包括形成硅局部氧化(LOCOS) 结构。LOCOS结构包括第一部分和锥形部分。通过使用第一注入通过图案化 抗蚀剂层中的开口形成具有第一掺杂剂浓度的漂移区域。通过使用第二注入 通过图案化抗蚀剂层中的开口同时形成缓冲区域和漂移过渡区域。第二注入 具有低于第一注入的注入能量，并且第二注入的掺杂剂穿透锥形部分以形成 缓冲区域。在沟道区域上或上方形成栅极结构。形成源极区域。形成具有第 二掺杂剂浓度的漏极区域，第二掺杂剂浓度高于漂移区域的第一掺杂剂浓度。 缓冲区域的第三掺杂剂浓度介于漂移区域的第一掺杂剂浓度和漏极区域的第 二掺杂剂浓度之间。锥形部分在LOCOS结构的第一部分和漏极区域之间。
附图说明
[0006]对于各种示例的详细描述，现在将参考附图，其中：
[0007]图1图示了基线半导体器件的一部分；
[0008]图2图示了本公开的示例半导体器件的一部分；
[0009]图3A图示了基线半导体器件的部分俯视图；
[0010]图3B图示了图3A的基线半导体器件的截面图；
[0011]图4A图示了另一示例半导体器件的部分俯视图；
[0012]图4B图示了图4A的半导体器件的截面图；
[0013]图5图示了图1的基线半导体器件的沿着从漂移区域到漏极区域的方向 的掺杂剂浓度；
[0014]图6图示了图2的示例半导体器件的沿着从漂移区域到漏极区域的方向 的掺杂剂浓度；
[0015]图7图示了根据所描述的示例的另一示例半导体器件的截面图；
[0016]图8图示了图7的半导体器件的另一示例截面图；
[0017]图9图示了基线半导体器件的电流
‑
电压特性；
[0018]图10图示了示例半导体器件的电流
‑
电压特性；
[0019]图11图示了示例半导体器件与基线半导体器件相比的比导通电阻 (specific on
‑
resistance)；
[0020]图12图示了示例半导体器件与基线半导体器件相比的回弹(snapback) 电流
‑
电压特性；以及
[0021]图13至图22图示了形成图7的示例半导体器件的各个阶段的示例结构 的截面图。
具体实施方式
[0022]横向扩散金属氧化物半导体(LDMOS)或漏极扩展功率晶体管用于开关 DC
‑
DC转换器和需要耐用性以使器件能够在负载瞬态、短路电流、负电流流 动和其它异常情况期间幸存的其它应用。此外，需要维持低的比导通电阻 (Rsp)以最小化成本，因为在给定漏源导通电阻(Rds
‑
on)下Rsp决定了管 芯尺寸。对于先进的低Rsp LDMOS或漏极扩展晶体管架构，通常难以维持良 好的耐用性，例如，在漏极经历雪崩击穿的瞬态事件期间的器件幸存率。
[0023]本公开涉及具有改进的安全操作区(SOA)和耐用性同时具有保留或甚 至降低的比导通电阻的半导体器件(例如，LDMOS或漏极扩展晶体管器件)。 此类半导体器件可以有益地被采用于开关DC
‑
DC转换器和需要耐用性以使器 件能够在负载瞬态、短路电流、负电流流动和其它异常情况期间幸存的其它 应用中。尽管可以预期此类实施例提供相对于常规LDMOS或漏极扩展晶体 管器件的改进，但除非在特定的权利要求中明确记载，否则特定的结果都不 是本专利技术的要求。
[0024]所描述的示例包括一种半导体器件，其具有第一漂移区域、漏极区域和 硅局部氧化(LOCOS)结构，该LOCOS结构包括主要部分和逐渐变细并保 留在主要部分和漏极区域之间的锥形(tapered)部分(有时称为“鸟喙部”)。 保留的锥形部分可以用作筛选(screening)氧化物部分以允许浅注入(例如， 低能量注入)的掺杂剂穿透其中以形成在第一漂移区域和漏极区域之间的缓 冲区域，并且因此形成从轻掺杂的第一漂移区域到重掺
杂的漏极区域的平滑 掺杂浓度过渡。
[0025]图1图示了基线半导体器件100的一部分；并且图2图示了本公开的示 例半导体器件200的一部分。基线半导体器件100包括漏极区域146、在漏极 区域146上或上方的硅化物接触件148、第一漂移区域141、管体区域150、 源极区域157和LOCOS结构130。示例半导体器件200包括漏极区域246、 在漏极区域246上或上方的硅化物接触件248、第一漂移区域241、管体区域 250、源极区域257、LOCOS结构230和缓冲区域245。
[0026]LOCOS结构130包括主要部分131和逐渐变细本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其包括：在半导体衬底中的源极区域；漏极区域，其与所述源极区域间隔开，具有第一导电类型和第二掺杂剂浓度；第一漂移区域，其位于所述源极区域和所述漏极区域之间并且具有所述第一导电类型和低于所述漏极区域的所述第二掺杂剂浓度的第一掺杂剂浓度；沟道区域，其在所述源极区域和所述第一漂移区域之间，具有不同的第二导电类型；氧化物结构，其在所述沟道区域和所述漏极区域之间并且包括在所述第一漂移区域上或上方的第一部分以及在所述第一部分和所述漏极区域之间的锥形部分；衬底表面延伸部，其在所述锥形部分和所述漏极区域之间；栅极结构，其在所述氧化物结构上或上方并且包括在所述沟道区域上方的部分；以及缓冲区域，其在所述第一漂移区域和所述漏极区域之间并且在所述氧化物结构的所述锥形部分下方，具有所述第一导电类型，所述缓冲区域具有在所述漏极区域的所述第二掺杂剂浓度和所述第一漂移区域的所述第一掺杂剂浓度之间的第三掺杂剂浓度。2.根据权利要求1所述的半导体器件，其中所述锥形部分具有的厚度朝向所述漏极区域从所述第一部分的厚度减小到零。3.根据权利要求1所述的半导体器件，其中所述缓冲区域具有的掺杂剂浓度不大于所述漂移区域的掺杂剂浓度的十倍。4.根据权利要求1所述的半导体器件，其中所述缓冲区域具有的掺杂剂浓度从所述漂移区域的第一掺杂剂浓度增加到第二掺杂剂浓度，在至少100nm的距离上保持大约恒定。5.根据权利要求1所述的半导体器件，其中：所述氧化物结构是硅局部氧化结构即LOCOS结构。6.根据权利要求1所述的半导体器件，其中所述缓冲区域具有的掺杂剂浓度在300nm的距离上增加至少50％且不超过400％。7.根据权利要求1所述的半导体器件，还包括：在所述氧化物结构和所述缓冲区域上或上方的SiBLK层。8.根据权利要求7所述的半导体器件，其中所述SiBLK层包括氧化硅。9.根据权利要求1所述的半导体器件，其中所述缓冲区域接触所述衬底表面延伸部。10.根据权利要求1所述的半导体器件，其中所述第一导电类型为n型，并且所述第二导电类型为p型。11.根据权利要求1所述的半导体器件，其中所述缓冲区域的所述第三掺杂剂浓度是所述第一漂移区域的所述第一掺杂剂浓度的近似2至10倍高。12.一种半导体器件，其包括：在半导体衬底中的n型源极区域；n型漏极区域，...

【专利技术属性】
技术研发人员：H，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：