半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供衬底，衬底上形成有底部鳍部，底部鳍部顶部形成有沟道结构；在衬底上形成隔离层，隔离层覆盖底部鳍部侧壁；形成覆盖隔离层和沟道结构顶部的牺牲层；形成贯穿牺牲层的沟槽，沟槽横跨沟道结构并向沟道结构两侧延伸，沟槽底部和底部鳍部顶部相齐平，且沟槽侧壁与衬底表面的夹角为直角或钝角；在沟槽中形成伪栅层；去除牺牲层；在伪栅层侧部的隔离层上形成层间介质层；去除伪栅层，形成栅极开口；在栅极开口中形成栅极结构。本发明专利技术提高了栅极结构在栅极开口中的形成质量，同时降低了栅极结构产生足部缺陷的概率，以降低源漏掺杂层与栅极结构之间发生短接的概率，进而提高半导体结构的性能。进而提高半导体结构的性能。进而提高半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short
‑
channel effects，SCE)更容易发生。
[0003]因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式晶体管过渡。例如，鳍式场效应晶体管(FinFET)或全包围栅极(Gate
‑
all
‑
around，GAA)晶体管，FinFET中的栅极结构至少可以从两侧对超薄体(鳍部)进行控制，全包围栅极晶体管中的结构从四周包围沟道所在的区域，与平面晶体管相比，三维立体式晶体管的栅极结构对沟道的控制能力更强，能够更好的抑制短沟道效应。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：衬底；底部鳍部，位于所述衬底上；沟道层结构，位于所述底部鳍部的顶部；隔离层，位于所述底部鳍部侧部的所述衬底上，所述隔离层覆盖所述底部鳍部的侧壁，并露出所述沟道层结构，所述沟道层结构的侧壁与所述隔离层顶面的夹角为直角或钝角；栅极结构，位于所述隔离层上且横跨所述沟道层结构，所述栅极结构包括覆盖所述沟道层结构的部分顶部和部分侧壁的栅介质层、以及覆盖所述栅介质层的栅电极层，所述栅极结构的侧壁与所述隔离层顶面的夹角为直角或锐角；侧墙，位于所述栅极结构的两侧并覆盖所述栅极结构的侧壁；源漏掺杂层，位于所述栅极结构两侧的沟道层结构中，且位于所述侧墙远离所述栅极结构的一侧。
[0006]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上形成有底部鳍部，所述底部鳍部顶部形成有沟道结构；在所述沟道结构侧部的所述衬底上形成隔离层，所述隔离层覆盖所述底部鳍部的侧壁；形成覆盖所述隔离层和沟道结构顶部的牺牲层；形成贯穿所述牺牲层的沟槽，所述沟槽横跨所述沟道结构并向所述沟道结构两侧延伸，所述沟槽底部和所述底部鳍部的顶部相齐平，且所述沟槽侧壁与所述衬底表面的夹角为直角或钝角；在所述沟槽中形成伪栅层，所述伪栅层横跨所述沟道结构，并覆盖所述沟道结构的部分顶部和部分侧壁；形成所述伪栅层后，去除所述牺牲层；去除所述牺牲层后，在所述伪栅层侧部的所述隔离层上形成层间介质层，所述层间介质层露出所述伪栅层的顶部；去除所述伪栅层，在所述层间介质层中形成栅极开口；在所述栅极开口中形成栅极结构。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供的半导体结构中，所述栅极结构的侧壁与隔离层顶面的夹角为直角或锐角，因此，与形状为梯形的栅极结构相比，本专利技术实施例的栅极结构产生足部缺陷(footing defect)的概率较低，而源漏掺杂层位于栅极结构两侧的沟道层结构中，这相应有利于降低所述源漏掺杂层与栅极结构之间发生短接的概率，从而提高半导体结构的性能。
[0009]本专利技术实施例提供的半导体结构的形成方法中，在形成伪栅层之前，先在隔离层上形成牺牲层，并在牺牲层中形成沟槽，伪栅层相应形成在所述沟槽中；与直接刻蚀伪栅层所对应的材料层以形成伪栅层的方案相比，本专利技术实施例采用在牺牲层中形成沟槽的方式，以提供用于形成所述伪栅层的空间，也就是说，所述伪栅层的形貌由沟槽来决定，其中，在形成贯穿所述牺牲层的沟槽的过程中，易于使得所述沟槽侧壁与衬底表面的夹角为直角或钝角，因此，在所述沟槽中形成伪栅层之后，在沟道结构侧壁、伪栅层侧壁和隔离层顶面围成的拐角处，所述伪栅层产生足部缺陷的概率较低，相应的，后续去除伪栅层时，有利于将所述伪栅层去除干净，降低了产生伪栅层的残留物的概率，而且，足部缺陷的改善，也降低了在栅极开口的底部拐角处产生凹陷(divot)的概率，栅极开口的形貌质量较佳，这相应提高了栅极结构在栅极开口中的形成质量，同时，这也降低了栅极结构产生足部缺陷的概率，而源漏掺杂层通常形成在栅极结构两侧，从而有利于降低源漏掺杂层与栅极结构之间发生短接的概率；综合上述几个方面，通过在牺牲层中形成沟槽，再在沟槽中形成伪栅层的方案，有利于提高半导体结构的性能。
附图说明
[0010]图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0011]图7是本专利技术半导体结构一实施例的结构示意图；
[0012]图8至图18是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0013]目前半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法分析其性能有待提高的原因。
[0014]图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0015]参考图1，图1(a)为俯视图，图1(b)为图1(a)沿Y方向的剖视图，图1(c)为图1(a)沿X方向的剖视图，提供衬底10、所述衬底10上形成有鳍部12，所述鳍部12露出的衬底10上形成有隔离层11，所述隔离层11覆盖鳍部12的部分侧壁。
[0016]参考图2，图2(a)为俯视图，图2(b)为图2(a)沿Y方向的剖视图，图2(c)为图2(a)沿X方向的剖视图，形成覆盖所述隔离层11和鳍部12的伪栅材料层14；在所述伪栅材料层14上形成栅极掩膜层20。
[0017]参考图3，图3(a)为俯视图，图3(b)为图3(a)沿Y方向的剖视图，图3(c)为图3(a)沿X方向的剖视图，以栅极掩膜层20为掩膜，刻蚀伪栅材料层14，形成横跨鳍部11的伪栅层15，所述伪栅层15覆盖鳍部11的部分顶部和部分侧壁。
[0018]参考图4，图4(a)为俯视图，图4(b)为图4(a)沿Y方向的剖视图，图4(c)为图4(a)沿X方向的剖视图，在所述伪栅层15两侧的鳍部12中形成源漏掺杂层16；形成源漏掺杂层16后，在所述伪栅层15侧部的隔离层11和源漏掺杂层16上形成层间介质层17，所述层间介质层17覆盖所述伪栅层15的侧壁，并露出所述伪栅层15的顶部。
[0019]参考图5，图5(a)为俯视图，图5(b)为图5(a)沿Y方向的剖视图，图5(c)为图5(a)沿X方向的剖视图，去除所述伪栅层15，在所述层间介质层17中形成栅极开口18。
[0020]参考图6，图6(a)为俯视图，图6(b)为图6(a)沿Y方向的剖视图，图6(c)为图6(a)沿X方向的剖视图，在栅极开口18中形成栅极结构30。
[0021]如图3所示，在刻蚀伪栅材料层14本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；底部鳍部，位于所述衬底上；沟道层结构，位于所述底部鳍部的顶部；隔离层，位于所述底部鳍部侧部的所述衬底上，所述隔离层覆盖所述底部鳍部的侧壁，并露出所述沟道层结构，所述沟道层结构的侧壁与所述隔离层顶面的夹角为直角或钝角；栅极结构，位于所述隔离层上且横跨所述沟道层结构，所述栅极结构包括覆盖所述沟道层结构的部分顶部和部分侧壁的栅介质层、以及覆盖所述栅介质层的栅电极层，所述栅极结构的侧壁与所述隔离层顶面的夹角为直角或锐角；侧墙，位于所述栅极结构的两侧并覆盖所述栅极结构的侧壁；源漏掺杂层，位于所述栅极结构两侧的沟道层结构中，且位于所述侧墙远离所述栅极结构的一侧。2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：保护层，位于所述底部侧壁的侧壁和所述隔离层之间。3.如权利要求1所述的半导体结构，其特征在于，所述栅极结构侧壁与所述隔离层顶面的夹角为86度至90度。4.如权利要求2所述的半导体结构，其特征在于，所述保护层的材料包括Si、SiCO、SiOC、SiOCN、TiO和AlO中的一种或多种。5.如权利要求2所述的半导体结构，其特征在于，所述保护层的厚度为0.5纳米至8纳米。6.如权利要求1所述的半导体结构，其特征在于，所述栅介质层的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种；所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、AL、TiSiN和TiAlC中的一种或多种。7.如权利要求1所述的半导体结构，其特征在于，所述沟道层结构为沟道鳍部；或者，所述沟道层结构悬置于所述底部鳍部的顶部上方，沿所述衬底表面的法线方向，所述沟道层结构包括一个或多个间隔的沟道层；所述栅介质层环绕覆盖所述沟道层的部分顶部、部分侧壁和部分底部。8.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上形成有底部鳍部，所述底部鳍部顶部形成有沟道结构；在所述沟道结构侧部的所述衬底上形成隔离层，所述隔离层覆盖所述底部鳍部的侧壁；形成覆盖所述隔离层和沟道结构顶部的牺牲层；形成贯穿所述牺牲层的沟槽，所述沟槽横跨所述沟道结构并向所述沟道结构两侧延伸，所述沟槽底部和所述底部鳍部的顶部相齐平，且所述沟槽侧壁与所述衬底表面的夹角为直角或钝角；在所述沟槽中形成伪栅层，所述伪栅层横跨所述沟道结构，并覆盖所述沟道结构的部分顶部和部分侧壁；形成所述伪栅层后，去除所述牺牲层；去除所述牺牲层后，在所述伪栅层侧部的所述隔离层上形成层间介质层，所述层间介
质层露出所述伪栅层的顶部；去除所述伪栅层，在所述层间介质层中形成栅极开口；在所述栅极开口中形成栅极结构。9.如权利要求8所述的半导体结构的形成方法，其特征在于，在所述沟道结构侧部的所述衬底上形成隔离层的步骤中，所述隔离层还覆盖所述沟道结构的侧壁；形成贯穿所述牺牲层的沟槽的步骤包括：在所述沟道结构顶部形成贯穿所述牺牲层的初始沟槽，所述初始沟槽还向所述沟道结构两侧延伸，并露出所述沟道结构两侧的隔离层；去除所述初始沟槽露出的部分厚度的所述隔离层，形成位于所述牺牲层和隔离层中的沟槽；去除所述牺牲层后，在所述伪栅层侧部的所述隔离层上形成层间介质层之前，所述形成方法还包括：去除高于所述伪栅层底面的隔离层，剩余的所述隔离层覆盖所述底部鳍部的侧壁，并露出所述沟道结构。10.如权利要求9所述的半导体结构的形成方法，其特征在于，在所述沟道结构侧部的所述衬...

【专利技术属性】
技术研发人员：郑二虎，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：