【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术涉及半导体制造领域,尤其是涉及一种半导体结构及其形成方法。
技术介绍
[0002]在现有的半导体领域中,鳍式场效应晶体管(FinFET)是一种新兴的多栅器件,与平面式的金属
‑
氧化物半导体场效应晶体管(MOSFET)相比,鳍式场效应晶体管具有更强的短沟道抑制能力,具有更强的工作电流,现已广泛应用于半导体各种器件中。但随着半导体工艺的进一步发展,晶体管尺度缩小到几纳米以下,FinFET本身的尺寸已经缩小至极限后,无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危,甚至物理结构都无法完成。
[0003]环绕式栅极(gate
‑
all
‑
around,GAA)器件成为行业内研究和发展的一个新方向。这项技术的特点是实现了栅极对沟道的四面包裹,源极和漏极不再和基底接触,而是利用线状(可以理解为棍状)或者平板状、片状等多个源极和漏极横向垂直于栅极分布后,实现MOSFET的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题,包括电容效应等,再加上沟道被栅极四面包裹,因此沟道电流也比FinFET的三面包裹更为顺畅。
[0004]然而,现有的环绕式栅极器件性能有待于进一步改善。
技术实现思路
[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法,以改善半导体结构性能。
[0006]为解决上述技术问题,本专利技术的技术方案提供一种半导体 ...
【技术保护点】
【技术特征摘要】
1.一种半导体结构,其特征在于,包括:衬底;位于所述衬底上的绝缘介质层、位于部分所述绝缘介质层表面的若干复合层,所述复合层沿第一方向延伸,所述复合层内具有第一开口,所述第一开口暴露出所述绝缘介质层,所述复合层包括若干层垂直重叠的沟道层以及位于相邻两层沟道层之间的第二开口,所述第二开口使相邻的所述沟道层之间悬空;栅极结构,位于所述沟道层表面且环形包围所述沟道层;所述复合层还包括内侧墙,所述内侧墙位于相邻两层沟道层之间且位于所述第二开口侧壁,所述内侧墙的外侧壁与所述沟道层侧壁共垂直面;位于所述第一开口侧壁的沟道层表面的源漏层,所述源漏层覆盖所述第一开口侧壁,且相邻源漏层之间具有暴露出所述绝缘介质层的第三开口;位于所述第三开口内的导电结构。2.如权利要求1所述的半导体结构,其特征在于,还包括:位于所述衬底表面、所述源漏层顶部和所述栅极结构侧壁的第一介电层,所述第一介电层内具有第四开口,所述第四开口位于所述第三开口上方,且与所述第三开口连通;所述导电结构还位于所述第四开口内。3.一种半导体结构的形成方法,其特征在于,包括:提供衬底;在所述衬底上形成绝缘介质层、位于部分所述绝缘介质层表面的若干初始复合层、横跨所述初始复合层的伪栅极结构,所述初始复合层沿第一方向延伸,所述伪栅极结构两侧的初始复合层内的第一开口,所述第一开口暴露出所述绝缘介质层,所述伪栅极结构位于所述初始复合层侧壁和顶部表面,所述伪栅极结构包括伪栅极层,所述初始复合层包括若干层垂直重叠的沟道层、位于相邻两层沟道层之间的牺牲层,以及位于所述牺牲层侧壁的内侧墙,所述内侧墙的外侧壁与所述沟道层侧壁共垂直面;采用选择性外延生长工艺在所述第一开口侧壁的沟道层表面形成源漏层,直至所述源漏层覆盖所述第一开口侧壁,且相邻源漏层之间具有暴露出所述绝缘介质层的第三开口;在所述第三开口内形成导电结构。4.如权利要求3所述的半导体结构的形成方法,其特征在于,形成所述导电结构前,形成所述源漏层后,还包括:在所述衬底上形成层间介质材料层,所述层间介质材料层位于所述第三开口内,且位于所述伪栅极结构侧壁和顶部表面;平坦化所述层间介质材料层直到暴露出所述伪栅极层,形成第一介电层;去除所述伪栅极层,在所述第一介电层内形成栅开口;去除所述栅开口暴露出的所述牺牲层,形成相邻沟道层之间的第二开口,以所述初始复合层形成复合层;在所述栅开口和所述第二开口内形成栅极结构。5.如权利要求4所述的半导体结构的形成方法,其特征在于,形成所述栅极结构后,形成所述导电结构前,还包括:在所述第一介电层内形成第四开口,所述第四开口位于所述第三开口上方,且与所述第三开口连通;在所述第四开口侧壁形成第一侧墙;以所述第一侧墙为掩膜,去除所述第三开口内的所述第一介电层,使所述第三开口暴露。6.如权利要求5所述的半导体结构的形成方法,其特征在于,去除所述第三开口内的所述第一介电层的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。7.如权利要求6所述的半导体结构的形成方法,其特征在于,去除所述第三开口内的所
述第一介电层的工艺包括干法刻蚀工艺;所述干法刻蚀工艺的工艺参数包括:采用异步脉冲等离子体,压强范围为3毫托至20毫托,刻蚀气体包括氟碳,其中碳和氟的组分范围比1:2至1:6。8.如权利要求5所述的半导体结构的形成方法,其特征在于,形成所述第四开口前,还在所述第一介电层和所述栅极结构表面形成第二介电层;所述第四开口还位于所述第二介电层内;所述第四开口的形成方法包括:在所述第二介电层表面形成第一掩膜层,所述第一掩膜层暴露出所述第三开口上的部分第二介电层表面;以所述第一掩膜层为掩膜,刻蚀所述第二介电层和所述第一介电层,直到所述第四开口底部距离所述源漏层顶部表面至目标尺寸。9.如权利要求8所述的半导体结构的形成方法,其特征在于,所述目标尺寸的范围为5埃至100埃。10.如权利要求8所述的半导体结构...
【专利技术属性】
技术研发人员:苏博,于海龙,吴汉洙,
申请(专利权)人:中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。