半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供基底，基底上形成有伪栅层，伪栅层两侧的基底中形成有源漏掺杂层；在伪栅层的部分侧壁形成侧壁层，侧壁层的顶部低于伪栅层的顶部；形成侧壁层后，在基底上形成覆盖伪栅层的第一层间介质层；以侧壁层的顶部作为停止位置，去除高于侧壁层顶部的第一层间介质层和伪栅层；去除高于侧壁层顶部的第一层间介质层和伪栅层之后，去除伪栅层，在第一层间介质层中形成栅极开口；在栅极开口中形成栅极结构，栅极结构的顶部与侧壁层的顶部相齐平。侧壁层能够起到刻蚀停止的作用，使得栅极结构的高度能够满足工艺要求的预设高度，从而提高半导体结构的性能。性能。性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属
‑
氧化物
‑
半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short
‑
channel effects)更容易发生。
[0003]因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，有利于进一步提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；源漏掺杂层，位于所述栅极结构两侧的基底中；源漏互连层，位于所述源漏掺杂层的顶部，且所述源漏互连层与所述源漏掺杂层电连接，所述源漏互连层的侧壁和栅极结构的侧壁相对设置且相隔离；第一层间介质层，位于所述栅极结构、源漏互连层侧部的所述基底的上，所述第一层间介质层的顶部与栅极结构的顶部齐平，且所述栅极结构的侧壁、源漏掺杂层的顶部和源漏互连层的侧壁围成沟槽；保护层，所述保护层包括呈一体结构的第一纵向保护层、第二纵向保护层和横向保护层，所述第一纵向保护层覆盖所述沟槽露出的所述源漏互连层的侧壁；所述横向保护层覆盖所述沟槽的底部，且所述横向保护层的顶部与所述第一纵向保护层的底部相接触；所述第二纵向保护层覆盖所述横向保护层下方的所述栅极结构的侧壁，且所述第二纵向保护层的顶部与所述横向保护层的底部相接触；密封层，位于所述栅极结构和第一层间介质层的顶部，所述密封层密封所述沟槽，且所述栅极结构、保护层和密封层围成空气侧墙，所述空气侧墙的顶部与所述栅极结构的顶部齐平。
[0006]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有伪栅层，所述伪栅层两侧的基底中形成有源漏掺杂层；在所述伪栅层的部分侧壁形成侧壁层，所述侧壁层的顶部低于所述伪栅层的顶部；形成所述侧壁层后，在所述基底上形成覆盖所述伪栅层的第一层间介质层；以所述侧壁层的顶部作为停止位置，去除高
于所述侧壁层顶部的所述第一层间介质层和伪栅层；去除高于所述侧壁层顶部的所述第一层间介质层和伪栅层之后，去除所述伪栅层，在所述第一层间介质层中形成栅极开口；在所述栅极开口中形成栅极结构，所述栅极结构的顶部与所述侧壁层的顶部相齐平。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供一种半导体结构的形成方法，在伪栅层的部分侧壁形成侧壁层，所述侧壁层的顶部低于伪栅层的顶部，侧壁层能够定义出在栅极开口中形成的栅极结构的高度，从而在形成栅极结构的平坦化工艺过程中，侧壁层顶部能够定义平坦化工艺的停止位置，使得栅极结构的高度能够满足工艺要求的预设高度，且提高了栅极结构的高度均一性，从而提高半导体结构的性能。
[0009]可选方案中，通过去除侧壁层，形成由所述栅极结构、源漏掺杂层、第一层间介质层和密封层围成的空气侧墙，由于空气的介电常数比介电材料的介电常数更小，因此，设置在栅极结构和源漏互连层之间的空气侧墙能够降低栅极结构和源漏互连层之间的材料的介电常数，从而降低栅极结构和源漏互连层之间的电容，进而有利于提高半导体结构的性能；综上，本专利技术实施例在提高栅极结构的高度可控性的同时，降低所述栅极结构和源漏互连层之间的电容，从而提升了半导体结构的性能。
附图说明
[0010]图1是本专利技术半导体结构一实施例的结构示意图；
[0011]图2至图19是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0012]在目前的半导体工艺中，通常是在去除伪栅结构以形成栅极开口后，在栅极开口中形成栅极结构所对应的膜层，随后进行平坦化工艺，以形成位于栅极开口中的栅极结构。
[0013]但是，受到平坦化工艺的影响，导致所述半导体结构中的栅极结构的高度可控性较差，不易满足工艺要求，形成所述栅极结构的工艺制程仍有待改进。
[0014]为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有伪栅层，所述伪栅层两侧的基底中形成有源漏掺杂层；在所述伪栅层的部分侧壁形成侧壁层，所述侧壁层的顶部低于所述伪栅层的顶部；形成所述侧壁层后，在所述基底上形成覆盖所述伪栅层的第一层间介质层；以所述侧壁层的顶部作为停止位置，去除高于所述侧壁层顶部的所述第一层间介质层和伪栅层；去除高于所述侧壁层顶部的所述第一层间介质层和伪栅层之后，去除所述伪栅层，在所述第一层间介质层中形成栅极开口；在所述栅极开口中形成栅极结构，所述栅极结构的顶部与所述侧壁层的顶部相齐平。
[0015]本专利技术实施例提供的形成方法中，在伪栅层的部分侧壁形成侧壁层，所述侧壁层的顶部低于伪栅层的顶部，侧壁层能够定义出在栅极开口中形成的栅极结构的高度，从而在形成栅极结构的平坦化工艺过程中，侧壁层顶部能够定义平坦化工艺的停止位置，使得栅极结构的高度能够满足工艺要求的预设高度，，且提高了栅极结构的高度均一性，从而提高半导体结构的性能。
[0016]为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。
[0017]图1是本专利技术半导体结构一实施例的结构示意图。
[0018]所述半导体结构包括：基底；栅极结构213，位于所述基底上；源漏掺杂层206，位于所述栅极结构213两侧的基底中；源漏互连层226，位于所述源漏掺杂层206的顶部，且所述源漏互连层226与所述源漏掺杂层206电连接，所述源漏互连层226的侧壁和栅极结构213的侧壁相对设置且相隔离；第一层间介质层212，位于所述栅极结构213、源漏互连层226侧部的所述基底的上，所述第一层间介质层212的顶部与栅极结构213的顶部齐平，且所述栅极结构213的侧壁、源漏掺杂层206的顶部、源漏互连层226的侧壁和第一层间介质层212围成沟槽(未标示)；保护层211本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；栅极结构，位于所述基底上；源漏掺杂层，位于所述栅极结构两侧的基底中；源漏互连层，位于所述源漏掺杂层的顶部，且所述源漏互连层与所述源漏掺杂层电连接，所述源漏互连层的侧壁和栅极结构的侧壁相对设置且相隔离；第一层间介质层，位于所述栅极结构、源漏互连层侧部的所述基底的上，所述第一层间介质层的顶部与栅极结构的顶部齐平，且所述栅极结构的侧壁、源漏掺杂层的顶部、源漏互连层和第一层间介质层的侧壁围成沟槽；保护层，所述保护层包括呈一体结构的第一纵向保护层、第二纵向保护层和横向保护层，所述第一纵向保护层覆盖所述沟槽露出的所述源漏互连层的侧壁；所述横向保护层覆盖所述沟槽的底部，且所述横向保护层的顶部与所述第一纵向保护层的底部相接触；所述第二纵向保护层覆盖所述横向保护层下方的所述栅极结构的侧壁，且所述第二纵向保护层的顶部与所述横向保护层的底部相接触；密封层，位于所述栅极结构和第一层间介质层的顶部，所述密封层密封所述沟槽，且所述栅极结构、保护层和密封层围成空气侧墙，所述空气侧墙的顶部与所述栅极结构的顶部齐平。2.如权利要求1所述的半导体结构，其特征在于，所述密封层中与所述源漏互连层相接触的侧壁相对于所述第一纵向保护层的侧壁向外凸出。3.如权利要求1所述的半导体结构，其特征在于，所述沟槽的底部高于所述源漏掺杂层的顶部。4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第二层间介质层，位于所述密封层的顶部；所述源漏互连层贯穿相邻所述空气侧墙之间的第二层间介质层。5.如权利要求2所述的半导体结构，其特征在于，以与所述栅极结构的延伸方向相垂直的方向为横向，所述密封层中与所述源漏互连层相接触的侧壁相对于所述第一纵向保护层的侧壁向外凸出的横向尺寸为0.5纳米至2纳米。6.如权利要求1所述的半导体结构，其特征在于，所述保护层的材料包括氮化硅、氮碳化硅和碳化硅中的一种或多种。7.如权利要求1所述的半导体结构，其特征在于，以与所述栅极结构的延伸方向相垂直的方向为横向，所述第一纵向保护层或所述第二纵向保护层的横向尺寸为0.5纳米至5纳米。8.如权利要求1所述的半导体结构，其特征在于，以与所述栅极结构的延伸方向相垂直的方向为横向，所述空气侧墙的横向尺寸为3纳米至8纳米。9.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有伪栅层，所述伪栅层两侧的基底中形成有源漏掺杂层；在所述伪栅层的部分侧壁形成侧壁层，所述侧壁层的顶部低于所述伪栅层的顶部；形成所述侧壁层后，在所述基底上形成覆盖所述伪栅层的第一层间介质层；以所述侧壁层的顶部作为停止位置，去除高于所述侧壁层顶部的所述第一层间介质层
和伪栅层；去除高于所述侧壁层顶部的所述第一层间介质层和伪栅层之后，去除所述伪栅层，在所述第一层间介质层中形成栅极开口；在所述栅极开口中形成栅极结构，所述栅极结构的顶部与所述侧壁层的顶部相齐平。10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述栅极结构之后，所述形成方法还包括：去除所述侧壁层，形成由所述栅极结构的侧壁、源漏掺杂层的顶部和第一层间介质层的侧部围成的沟槽；形成覆盖所述栅极结构和第一层间介质层顶部的密封层，所述密封层还密封所述沟槽的顶部，形成由所述栅极结构、源漏掺杂层、第一层间介质层和密封层围成的空气侧墙。11.如权利要求10所述的半导体结构的形成方法...

【专利技术属性】
技术研发人员：苏博，张彬，吴汉洙，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：