【技术实现步骤摘要】
本说明总体上涉及半导体器件制造，并且更具体地涉及用于隔离半导体器件的由较宽沟槽围绕的合并沟槽。
技术介绍
1、有源半导体器件(例如，二极管、双极结型晶体管(bjt)或场效应晶体管(fet))可以被制造在晶片上并且可以在晶片的俯视图中被侧向隔离特征件围绕，该侧向隔离特征件将有源半导体器件与在晶片上制造的一个或多个其它有源半导体器件在空间上和电气上分离。侧向隔离特征件可以包括深沟槽隔离(dti)沟槽，其可以被蚀刻到半导体(例如，硅)衬底中，并且用具有介电特性的材料(例如，氧化物)加衬，并且用导电材料(例如，多晶硅)填充。这些沟槽可以同心地围绕有源器件区，在本文中也被称为隔离罐或简称为“罐(tank)”。每个罐可以具有在其内侧制造的一个或多个有源半导体器件(“罐式”器件)。侧向隔离子区的同心环可以是圆形的或具有带有尖角或圆角的其它形状(例如，椭圆形、矩形、正方形)。
技术实现思路
1、一种示例ic包括由具有第一沟槽深度和第一沟槽宽度的第一侧向隔离沟槽区侧向围绕的第一有源半导体器件。该ic进一步包括由具有第二沟槽深度和第二沟槽宽度的第二侧向隔离沟槽区侧向围绕的第二有源半导体器件。第二沟槽区的一部分与第一沟槽区的一部分被共享。该ic进一步包括围绕第一沟槽区和第二沟槽区的第三侧向隔离沟槽区。第三沟槽区具有大于第一沟槽深度和第二沟槽深度的第三沟槽深度以及大于第一沟槽宽度和第二沟槽宽度的第三沟槽宽度。
2、一种制造ic的示例方法包括形成侧向围绕第一有源半导体器件的第一侧向隔离沟槽区。第
3、另一种示例ic包括第一导电类型的衬底和在衬底上方的外延半导体材料。该外延半导体材料具有第一导电类型的表面区以及与第一导电类型相反的第二导电类型的掩埋层。该ic进一步包括在表面区中的第一有源半导体器件和第二有源半导体器件。该ic进一步包括第一侧向隔离沟槽，该第一侧向隔离沟槽具有在第一有源半导体器件与第二有源半导体器件之间的第一部分以及不在第一有源半导体器件与第二有源半导体器件之间而在距第一有源半导体器件的第一侧向距离处的第二部分。第一沟槽具有第一宽度和第一深度，第一深度大于掩埋层的深度。该ic进一步包括第二侧向隔离沟槽，该第二侧向隔离沟槽侧向围绕第一沟槽以及第一有源半导体器件和第二有源半导体器件并且在距第一有源半导体器件的第二侧向距离处。第二侧向距离大于第一侧向距离。第二沟槽具有大于第一宽度的第二宽度和大于第一深度的第二深度。该ic进一步包括绝缘材料，该绝缘材料给第一沟槽的侧表面和底表面以及第二沟槽的侧表面加衬。导电材料填充第一沟槽和第二沟槽。第二沟槽的导电材料电耦合到衬底。
本文档来自技高网...【技术保护点】
1.一种集成电路IC，其包含：
2.根据权利要求1所述的IC，其中所述第三沟槽区的导电填充物与所述IC的第一导电类型的衬底导电耦合，并且所述第一沟槽区和所述第二沟槽区的相应导电填充物不与所述衬底导电耦合。
3.根据权利要求2所述的IC，其进一步包含与所述第一导电类型相反的第二导电类型的掩埋层，其中所述第一沟槽深度和所述第二沟槽深度大于所述掩埋层的深度并且小于所述衬底的深度。
4.根据权利要求3所述的IC，其中所述衬底是p+衬底，所述掩埋层是n型掩埋层NBL，并且所述第一有源半导体器件和所述第二有源半导体器件被制造在所述NBL上方的p型区中。
5.根据权利要求1所述的IC，其中所述第一沟槽区和所述第二沟槽区的共享部分是第一共享部分，所述IC进一步包含：
6.根据权利要求5所述的IC，其进一步包含在所述第一沟槽区、所述第二沟槽区、所述第四沟槽区和所述第五沟槽区的交叉处的未蚀刻半导体材料的柱，所述柱被绝缘材料侧向围绕，所述绝缘材料被导电材料侧向围绕。
7.根据权利要求5所述的IC，其中所述第三沟槽区的导电填充物与所
8.根据权利要求1所述的IC，其中：
9.一种制造集成电路IC的方法，所述方法包含：
10.根据权利要求9所述的方法，其中所述IC包含第一导电类型的衬底，以及在所述衬底上方的与所述第一导电类型相反的第二导电类型的掩埋层，并且其中所述第一沟槽深度和所述第二沟槽深度大于所述掩埋层的深度并且小于所述衬底的深度。
11.根据权利要求10所述的方法，其进一步包含将所述第二导电类型的掺杂剂种类注入到所述第一沟槽区和所述第二沟槽区的侧壁中以形成将所述IC的上表面耦合到所述掩埋层的区。
12.根据权利要求11所述的方法，其进一步包含：
13.根据权利要求12所述的方法，其中所述衬底是p+衬底，所述掩埋层是n型掩埋层NBL，并且其中所述方法进一步包含在所述NBL上方的p型区中形成所述第一有源半导体器件和所述第二有源半导体器件。
14.根据权利要求9所述的方法，其中所述第一沟槽区和所述第二沟槽区的所述共享部分是第一共享部分，所述方法进一步包含：
15.根据权利要求14所述的方法，其中所述第一沟槽区、所述第二沟槽区、所述第四沟槽区和所述第五沟槽区的所述形成在所述第一沟槽区、所述第二沟槽区、所述第四沟槽区和所述第五沟槽区的交叉处保留未蚀刻半导体材料的柱，所述柱被绝缘材料侧向围绕，所述绝缘材料被导电材料侧向围绕。
16.根据权利要求14所述的方法，其中所述IC包含第一导电类型的衬底以及在所述衬底上方的与所述第一导电类型相反的第二导电类型的掩埋层，并且其中所述第一沟槽深度和所述第二沟槽深度大于所述掩埋层的深度并且小于所述衬底的深度。
17.根据权利要求16所述的方法，其进一步包含将所述第二导电类型的掺杂剂种类注入到所述第一沟槽区、所述第二沟槽区、所述第四沟槽区和所述第五沟槽区的侧壁中。
18.一种集成电路IC，其包含：
19.根据权利要求18所述的IC，其进一步包含：
20.根据权利要求18所述的IC，其中所述第一深度在约22微米和约30微米之间，并且所述第二深度在约25微米和约35微米之间，
...【技术特征摘要】
1.一种集成电路ic，其包含：
2.根据权利要求1所述的ic，其中所述第三沟槽区的导电填充物与所述ic的第一导电类型的衬底导电耦合，并且所述第一沟槽区和所述第二沟槽区的相应导电填充物不与所述衬底导电耦合。
3.根据权利要求2所述的ic，其进一步包含与所述第一导电类型相反的第二导电类型的掩埋层，其中所述第一沟槽深度和所述第二沟槽深度大于所述掩埋层的深度并且小于所述衬底的深度。
4.根据权利要求3所述的ic，其中所述衬底是p+衬底，所述掩埋层是n型掩埋层nbl，并且所述第一有源半导体器件和所述第二有源半导体器件被制造在所述nbl上方的p型区中。
5.根据权利要求1所述的ic，其中所述第一沟槽区和所述第二沟槽区的共享部分是第一共享部分，所述ic进一步包含：
6.根据权利要求5所述的ic，其进一步包含在所述第一沟槽区、所述第二沟槽区、所述第四沟槽区和所述第五沟槽区的交叉处的未蚀刻半导体材料的柱，所述柱被绝缘材料侧向围绕，所述绝缘材料被导电材料侧向围绕。
7.根据权利要求5所述的ic，其中所述第三沟槽区的导电填充物与所述ic的第一导电类型的衬底导电耦合，并且所述第一沟槽区、所述第二沟槽区、所述第四沟槽区和所述第五沟槽区的相应导电填充物不与所述衬底导电耦合。
8.根据权利要求1所述的ic，其中：
9.一种制造集成电路ic的方法，所述方法包含：
10.根据权利要求9所述的方法，其中所述ic包含第一导电类型的衬底，以及在所述衬底上方的与所述第一导电类型相反的第二导电类型的掩埋层，并且其中所述第一沟槽深度和所述第二沟槽深度大于所述掩埋层的深度并且小于所述衬底的深度。
1...
【专利技术属性】
技术研发人员：杨浩，A·海尔德，G·马图尔，A·阿里，A·萨多夫尼科夫，U·阿格罗姆，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。