半导体结构及其形成方法技术

一种半导体结构及其形成方法，其方法包括：所述初始复合层包括若干层重叠的沟道层、位于相邻两层沟道层之间的牺牲层、位于所述牺牲层侧壁且位于相邻两层沟道层之间的凹槽，以及所述凹槽内的内侧墙，所述内侧墙侧壁相对于所述沟道层侧壁凹陷；采用选择性外延生长工艺在所述第一开口和所述凹槽暴露出的所述沟道层表面形成若干源漏层，所述若干源漏层平行于所述第一方向，且沿第二方向分布，所述第二方向平行于衬底法线方向，相邻源漏层之间具有空隙；在所述源漏层表面和所述空隙内形成接触层；在所述源漏层上的接触层表面形成导电结构，减小了源漏层表面的接触电阻，提高器件的性能。性能。性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

技术介绍

[0002]在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属
‑
氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。但随着半导体工艺的进一步发展，晶体管尺度缩小到几纳米以下，FinFET本身的尺寸已经缩小至极限后，无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危，甚至物理结构都无法完成。
[0003]环绕式栅极(gate
‑
all
‑
around，GAA)器件成为行业内研究和发展的一个新方向。这项技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状(可以理解为棍状)或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现MOSFET的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比FinFET的三面包裹更为顺畅。
[0004]然而，现有的环绕式栅极器件性能有待于进一步改善。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以改善半导体结构性能。
[0006]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构，包括：衬底；位于部分所述衬底上的若干复合层，所述复合层沿第一方向延伸，所述复合层内具有第一开口，所述第一开口暴露出所述衬底表面，所述复合层包括若干层沿衬底表面法线方向重叠的沟道层和位于相邻两层沟道层之间的第二开口，所述第二开口使相邻两层沟道层之间悬空，相邻两层沟道层之间还具有凹槽，所述凹槽位于所述第二开口侧壁；栅极结构，位于所述沟道层表面和所述第二开口内，所述栅极结构包围所述沟道层，且沿第二方向延伸，所述第一方向与沿第二方向相互垂直；介质墙，位于所述栅极结构侧壁，且所述介质墙顶部表面与所述栅极结构顶部表面齐平，所述介电墙的外侧面与所述沟道层侧壁表面齐平；所述复合层还包括内侧墙，所述内侧墙位于所述凹槽内，且位于所述第二开口侧壁，所述内侧墙侧壁相对于所述沟道层侧壁凹陷；位于所述第一开口和所述凹槽暴露出的所述沟道层表面的若干源漏层，所述源漏层平行于所述第一方向，且沿第二方向分布，所述第二方向平行于衬底表面法线方向，相邻源漏层之间具有空隙；位于所述源漏层表面和所述空隙内的接触层；位于所述源漏层上的导电结构。。
[0007]可选的，还包括：位于所述衬底上的绝缘介质层，所述若干复合层位于部分所述绝缘介质层表面，所述第一开口暴露出所述绝缘介质层。
[0008]相应的，本专利技术的技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在部分所述衬底上形成若干初始复合层、以及横跨所述初始复合层的伪栅极结构和所述伪栅极结构侧壁的介质墙，所述初始复合层沿第一方向延伸，所述伪栅极结构和所述介质墙两侧的初始复合层内具有第一开口，所述第一开口暴露出所述衬底，所述伪栅极结构位于所述初始复合层侧壁和顶部表面，所述伪栅极结构包括伪栅极层，所述初始复合层包括若干层重叠的沟道层、位于相邻两层沟道层之间的牺牲层、位于所述牺牲层侧壁且位于相邻两层沟道层之间的凹槽，以及所述凹槽内的内侧墙，所述内侧墙侧壁相对于所述沟道层侧壁凹陷；采用选择性外延生长工艺在所述第一开口和所述凹槽暴露出的所述沟道层表面形成若干源漏层，所述若干源漏层平行于所述第一方向，且沿第二方向分布，所述第二方向平行于衬底法线方向，相邻源漏层之间具有空隙；在所述源漏层表面和所述空隙内形成接触层；在所述源漏层上的接触层表面形成导电结构。
[0009]可选的，所述衬底表面具有绝缘介质层，所述若干复合层位于部分所述绝缘介质层表面，所述第一开口暴露出所述绝缘介质层。
[0010]可选的，形成所述导电结构前，形成所述接触层后，还包括：在所述衬底上形成层间介质材料层，所述层间介质材料层还位于所述伪栅极结构侧壁和顶部表面；平坦化所述层间介质材料层直到暴露出所述伪栅极层，形成层间介质层。
[0011]可选的，所述导电结构的形成方法包括：在所述层间介质层内形成第三开口，所述第三开口暴露出所述源漏层顶部表面的接触层；在所述第三开口内形成所述导电结构。
[0012]可选的，形成所述层间介质层后，形成所述导电结构前，还包括：去除所述伪栅极层，在所述层间介质层内形成栅开口；去除所述栅开口暴露出的所述牺牲层，形成相邻沟道层之间的第二开口，以所述初始复合层形成复合层，所述复合层包括若干层重叠的沟道层以及位于相邻两层沟道层之间的所述第二开口；在所述栅开口和所述第二开口内形成栅极结构。
[0013]可选的，所述选择性外延生长工艺包括多次成膜工艺，每次所述成膜工艺包括：形成材料膜，以及所述形成材料膜后的刻蚀工艺。
[0014]可选的，所述刻蚀工艺的工艺参数包括：刻蚀气体包括氯化氢或氯气，刻蚀温度范围100摄氏度至450摄氏度，压强范围5毫托至15毫托。
[0015]可选的，所述绝缘介质层、所述若干初始复合层、所述伪栅极结构以及所述介质墙的形成方法包括：在所述衬底表面形成第一牺牲材料层，以及所述第一牺牲材料层表面的初始复合材料层，所述初始复合材料层包括若干层重叠的沟道材料层以及位于相邻两层沟道层之间的第二牺牲材料层；在所述初始复合材料层表面形成掩膜层，所述掩膜层暴露出部分所述初始复合材料层；以所述掩膜层为掩膜刻蚀所述初始复合材料层，直到暴露出所述第一牺牲材料层表面，形成若干复合材料层，所述复合材料层沿所述第一方向延伸；形成横跨所述复合材料层的所述若干伪栅极结构，所述若干伪栅极结构位于部分所述复合材料层侧壁和表面；在所述伪栅极结构两侧形成介质墙；以所述伪栅极结构和所述介质墙为掩膜，刻蚀所述伪栅极结构和所述介质墙两侧的所述复合材料层，直到暴露出所述第一牺牲材料层，形成所述过渡复合层和所述第一开口，所述过渡复合层包括所述沟道层和位于所述沟道层之间的初始牺牲层；形成所述过渡复合层后，去除所述第一牺牲材料层，形成所述衬底表面的绝缘槽；在所述绝缘槽内形成绝缘介质层，所述绝缘介质层还位于衬底和所述
过渡复合层之间；形成所述绝缘介质层后，刻蚀所述初始牺牲层，在所述相邻两层沟道层之间形成所述凹槽，以所述初始牺牲层形成所述牺牲层；在所述凹槽内形成所述内侧墙。
[0016]可选的，所述介质墙在沿所述第一方向上的尺寸范围为大于3纳米。
[0017]可选的，所述内侧墙的形成方法包括：在所述绝缘介质层表面、所述凹槽内、所述过渡复合层侧壁表面、所述介质墙侧壁和顶部表面、所述伪栅极结构顶部表面形成第二介质材料层；回刻所述第二介质材料层，直到暴露出所述绝缘介质层表面、所述过渡复合层侧壁表面、所述伪栅极结构顶部表面、所述介质墙侧壁和顶部表面，在所述凹槽内形成初始内侧墙；刻蚀所述初始内侧墙，直到所述初始内侧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括:衬底；位于部分所述衬底上的若干复合层，所述复合层沿第一方向延伸，所述复合层内具有第一开口，所述第一开口暴露出所述衬底表面，所述复合层包括若干层沿衬底表面法线方向重叠的沟道层和位于相邻两层沟道层之间的第二开口，所述第二开口使相邻两层沟道层之间悬空，相邻两层沟道层之间还具有凹槽，所述凹槽位于所述第二开口侧壁；栅极结构，位于所述沟道层表面和所述第二开口内，所述栅极结构包围所述沟道层，且沿第二方向延伸，所述第一方向与沿第二方向相互垂直；介质墙，位于所述栅极结构侧壁，且所述介质墙顶部表面与所述栅极结构顶部表面齐平，所述介电墙的外侧面与所述沟道层侧壁表面齐平；所述复合层还包括内侧墙，所述内侧墙位于所述凹槽内，且位于所述第二开口侧壁，所述内侧墙侧壁相对于所述沟道层侧壁凹陷；位于所述第一开口和所述凹槽暴露出的所述沟道层表面的若干源漏层，所述源漏层平行于所述第一方向，且沿第二方向分布，所述第二方向平行于衬底表面法线方向，相邻源漏层之间具有空隙；位于所述源漏层表面和所述空隙内的接触层；位于所述源漏层上的导电结构。2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述衬底上的绝缘介质层，所述若干复合层位于部分所述绝缘介质层表面，所述第一开口暴露出所述绝缘介质层。3.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在部分所述衬底上形成若干初始复合层、以及横跨所述初始复合层的伪栅极结构和所述伪栅极结构侧壁的介质墙，所述初始复合层沿第一方向延伸，所述伪栅极结构和所述介质墙两侧的初始复合层内具有第一开口，所述第一开口暴露出所述衬底，所述伪栅极结构位于所述初始复合层侧壁和顶部表面，所述伪栅极结构包括伪栅极层，所述初始复合层包括若干层重叠的沟道层、位于相邻两层沟道层之间的牺牲层、位于所述牺牲层侧壁且位于相邻两层沟道层之间的凹槽，以及所述凹槽内的内侧墙，所述内侧墙侧壁相对于所述沟道层侧壁凹陷；采用选择性外延生长工艺在所述第一开口和所述凹槽暴露出的所述沟道层表面形成若干源漏层，所述若干源漏层平行于所述第一方向，且沿第二方向分布，所述第二方向平行于衬底法线方向，相邻源漏层之间具有空隙；在所述源漏层表面和所述空隙内形成接触层；在所述源漏层上的接触层表面形成导电结构。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述衬底表面具有绝缘介质层，所述若干复合层位于部分所述绝缘介质层表面，所述第一开口暴露出所述绝缘介质层。5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述导电结构前，形成所述接触层后，还包括：在所述衬底上形成层间介质材料层，所述层间介质材料层还位于所述伪栅极结构侧壁和顶部表面；平坦化所述层间介质材料层直到暴露出所述伪栅极层，
形成层间介质层。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述导电结构的形成方法包括：在所述层间介质层内形成第三开口，所述第三开口暴露出所述源漏层顶部表面的接触层；在所述第三开口内形成所述导电结构。7.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述层间介质层后，形成所述导电结构前，还包括：去除所述伪栅极层，在所述层间介质层内形成栅开口；去除所述栅开口暴露出的所述牺牲层，形成相邻沟道层之间的第二开口，以所述初始复合层形成复合层；在所述栅开口和所述第二开口内形成栅极结构。8.如权利要求4所述的半导体结构的形成方法，其特征在于，所述选择性外延生长工艺包括多次成膜工艺，每次所述成膜工艺包括：形成材料膜，以及所述形成材料膜后的刻蚀工艺。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述刻蚀工艺的工艺参数包括：刻蚀气体包括氯化氢或氯气，刻蚀温度范围100摄氏度至450摄氏度，压强范围5毫托至15毫托。10.如权利要求4所述的半导体结构的形成方法，其特征在于，所述绝缘介质层、所述若干初始复合层、所述伪栅极结构以及所述介质墙的形成方法包括：在所述衬底表面形成...

【专利技术属性】
技术研发人员：于海龙，苏博，吴汉洙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：