一种交错信号产生电路和集成芯片制造技术

本发明专利技术公开了一种交错信号产生电路和集成芯片，用于解决现有技术中交错信号产生电路不够灵活的问题。本发明专利技术实施例中脉冲产生电路产生第一周期脉冲信号和第二周期脉冲信号，计数电路对第一周期脉冲信号和第二周期脉冲信号进行计数，生成上升沿触发信号和下降沿触发信号，信号产生电路根据输入的上升沿触发信号和输入的下降沿触发信号，生成交错脉冲信号，由于输入到每个信号产生电路的上升沿触发信号之间的间隔可以相同，也可以不同，输入到每个信号产生电路的上升沿触发信号和下降沿触发信号之间的间隔可以相同，也可以不同，从而得到的交错脉冲信号的脉宽和间距可以灵活设置，进而提高交错脉冲信号产生电路的灵活性。进而提高交错脉冲信号产生电路的灵活性。进而提高交错脉冲信号产生电路的灵活性。

【技术实现步骤摘要】
一种交错信号产生电路和集成芯片


[0001]本专利技术涉及电路
，特别涉及一种交错信号产生电路和集成芯片。

技术介绍

[0002]目前芯片设计领域日益注重高集成度、多功能性、低功耗、小型化等技术指标。随着芯片产业的各项技术不断革新，以及系统应用设计的简单化和设计功能多样化的要求出现，使芯片电路设计变得更加复杂，因此，对于信号产生电路灵活性、功能多样性的要求日益提高。
[0003]芯片电路设计领域常用到交错信号，交错信号可以分为等间隔等脉宽交错信号、非等间隔等脉宽交错信号、等间隔非等脉宽交错信号和非等间隔非等脉宽交错信号。现有中产生交错信号的电路只能产生一种类型的交错信号，不够灵活。

技术实现思路

[0004]本专利技术提供一种交错信号产生电路和集成芯片，用以解决现有技术中存在的交错信号产生电路不够灵活的问题。
[0005]第一方面，本专利技术实施例提供一种交错信号产生电路，包括：
[0006]脉冲产生电路，用于根据延时信号和初始信号，生成第一周期脉冲信号和第二周期脉冲信号；
[0007]计数电路，用于对所述第一周期脉冲信号和所述第二周期脉冲信号进行计数，生成上升沿触发信号和下降沿触发信号；
[0008]信号产生电路，用于根据输入的上升沿触发信号和输入的下降沿触发信号，生成交错脉冲信号。
[0009]在一种可能的实现方式中，所述信号产生电路包括多个信号产生子电路；
[0010]每个信号产生子电路，用于根据输入的上升沿触发信号和输入的下降沿触发信号，生成交错脉冲子信号；
[0011]其中，多个所述交错脉冲子信号组成所述交错脉冲信号。
[0012]在一种可能的实现方式中，所述信号产生子电路包括SR锁存器、第一非门和第二非门：
[0013]所述SR锁存器的第一输入端用于输入上升沿触发信号，所述SR锁存器的第二输入端用于输入下降沿触发信号，所述SR锁存器的第三输入端用于输入上升沿交错使能信号，所述SR锁存器的输出端与所述第一非门的输入端连接；
[0014]所述第一非门的输出端与所述第二非门的输入端连接；
[0015]所述第二非门的输出端用于输出所述交错脉冲子信号。
[0016]在一种可能的实现方式中，若输入到多个所述信号产生子电路中相邻的信号产生子电路的上升沿计数信号的时间间隔相同，则所述交错脉冲信号为等间隔的交错脉冲信号；
[0017]若输入到多个所述信号产生子电路中相邻的信号产生子电路的上升沿计数信号的时间间隔不同，则所述交错脉冲信号为非等间隔的交错脉冲信号；
[0018]若输入到每个所述信号产生子电路中的上升沿计数信号和与其对应的下降沿计数信号的时间间隔相同，则所述交错脉冲信号为等脉宽的交错脉冲信号；
[0019]若输入到每个所述信号产生子电路中的上升沿计数信号和与其对应的下降沿计数信号的时间间隔不同，则所述交错脉冲信号为非等脉宽的交错脉冲信号。
[0020]在一种可能的实现方式中，所述脉冲产生电路包括第一周期脉冲信号产生电路和第二周期脉冲信号产生电路；
[0021]所述第一周期脉冲信号产生电路，用于根据所述延时信号、所述初始信号、上升沿交错使能信号、上升沿交错调整延迟信号和上升沿交错调整延迟反信号，生成所述第一周期脉冲信号；
[0022]所述下降沿时钟信号产生电路，用于根据所述延时信号、所述初始信号、下降沿交错使能信号、所述上升沿交错调整延迟信号和所述上升沿交错调整延迟反信号，生成所述第二周期脉冲信号。
[0023]在一种可能的实现方式中，所述上升沿时钟信号产生电路包括：第一振荡器和第三非门；
[0024]所述第一振荡器的第一输入端用于输入所述初始信号，所述第一振荡器的第二输入端用于输入所述上升沿交错使能信号，所述第一振荡器的第三输入端用于输入所述上升沿交错调整延迟信号，所述第一振荡器的第四输入端用于输入所述上升沿交错调整延迟反信号，所述第一振荡器的第五输入端用于输入所述延时信号，所述第一振荡器的输出端与所述第三非门的输入端连接，用于输出上升沿时钟信号；所述第三非门的输出端用于输出所述第一周期脉冲信号；
[0025]所述下降沿时钟信号产生电路包括第二振荡器、第四非门和第一与非门；
[0026]所述第四非门的输入端用于输入所述初始信号，所述第四非门的输出端与所述第二振荡器的第一输入端连接；
[0027]所述第二振荡器的第二输入端用于输入所述下降沿交错使能信号，所述第二振荡器的第三输入端用于输入所述上升沿交错调整延迟信号，所述第二振荡器的第四输入端用于输入所述上升沿交错调整延迟反信号，所述第二振荡器的第五输入端用于输入所述延时信号，所述第二振荡器的输出端与所述第一与非门的第一输入端连接，用于输出所述下降沿时钟信号；
[0028]所述第一与非门的第二输入端用于输入下降沿使能信号，所述第一与非门的输出端用于输出所述第二周期脉冲信号。
[0029]在一种可能的实现方式中，还包括第五非门和触发器；
[0030]所述第五非门的输入端与所述触发器的Clk端连接，用于输入ActEnPlaN，所述第五非门的输出端与所述触发器的ClkN端连接；
[0031]所述触发器的D端接地，所述触发器的RN端用于输入所述上升沿交错使能信号，所述触发器的Q端用于输出所述下降沿使能信号。
[0032]在一种可能的实现方式中，还包括第二与非门、第三与非门、第四与非门、第六非门、第七非门、第八非门、第九非门、第十非门和脉冲转换单元；
[0033]所述第二与非门的第一输入端用于输入FnCoreActAllBnk，所述第二与非门的第二输入端用于输入Burnin，所述第二与非门的输出端与所述第六非门的输入端连接；
[0034]所述第六非门的输出端用于输出上升沿交错使能信号；
[0035]所述第三与非门的第一输入端用于输入RosEnBnki，所述第三与非门的第二输入端用于输入所述上升沿交错使能信号，所述第三与非门的输出端与所述第七非门的输入端连接；
[0036]所述第七门的输出端与脉冲转换单元的输入端连接，用于输出所述初始信号；
[0037]所述脉冲转换单元的输出端与所述第四与非门的第一输入端连接；
[0038]所述第四与非门的第二输入端用于输入所述上升沿交错使能信号，所述第四与非门的输出端与所述第八非门的输入端连接；
[0039]所述第八非门的输出端用于输出所述下降沿交错使能信号；
[0040]所述第九非门的输入端用于输入ActStaggerDly，所述第九非门的输出端与所述第十非门的输入端连接，用于输出所述上升沿交错调整延迟反信号；
[0041]所述第十非门的输出端用于输出所述上升沿交错调整延迟信号。
[0042]在一种可能的实现方式中，所述计数电路包括多个串联的上升沿触发信号产生电路和多个串联的下降沿触发信号产生电路；
[0043]上升沿触发信号产生电路，用于根据所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种交错信号产生电路，其特征在于，包括：脉冲产生电路，用于根据初始信号，生成第一周期脉冲信号和第二周期脉冲信号；计数电路，用于对所述第一周期脉冲信号和所述第二周期脉冲信号进行计数，生成多个等间隔的上升沿触发信号和等间隔的下降沿触发信号；信号产生电路，用于根据输入的上升沿触发信号和输入的下降沿触发信号，生成交错脉冲信号。2.根据权利要求1所述的电路，其特征在于，所述信号产生电路包括多个信号产生子电路；每个信号产生子电路，用于根据输入的上升沿触发信号和输入的下降沿触发信号，生成交错脉冲子信号；其中，多个所述交错脉冲子信号组成所述交错脉冲信号。3.根据权利要求2所述的电路，其特征在于，所述信号产生子电路包括SR锁存器、第一非门和第二非门：所述SR锁存器的第一输入端用于输入上升沿触发信号，所述SR锁存器的第二输入端用于输入下降沿触发信号，所述SR锁存器的第三输入端用于输入上升沿交错使能信号，所述SR锁存器的输出端与所述第一非门的输入端连接；所述第一非门的输出端与所述第二非门的输入端连接；所述第二非门的输出端用于输出所述交错脉冲子信号。4.根据权利要求2所述的电路，其特征在于，若输入到多个所述信号产生子电路中相邻的信号产生子电路的上升沿触发信号的间隔相同，则所述交错脉冲信号为等间隔的交错脉冲信号；若输入到多个所述信号产生子电路中相邻的信号产生子电路的上升沿触发信号的间隔不同，则所述交错脉冲信号为非等间隔的交错脉冲信号；若输入到每个所述信号产生子电路中的上升沿触发信号和与其对应的下降沿触发信号的间隔相同，则所述交错脉冲信号为等脉宽的交错脉冲信号；若输入到每个所述信号产生子电路中的上升沿触发信号和与其对应的下降沿触发信号的间隔不同，则所述交错脉冲信号为非等脉宽的交错脉冲信号。5.根据权利要求1所述的电路，其特征在于，所述脉冲产生电路包括第一周期脉冲信号产生电路和第二周期脉冲信号产生电路；所述第一周期脉冲信号产生电路，用于根据所述初始信号和第一控制信号，生成所述第一周期脉冲信号；所述第二周期脉冲信号产生电路，用于根据所述初始信号和第二控制信号，生成所述第二周期脉冲信号。6.根据权利要求5所述的电路，其特征在于，所述第一周期脉冲信号产生电路包括：第一振荡器和第三非门；所述第一控制信号包括上升沿交错使能信号、上升沿交错调整延迟信号和上升沿交错调整延迟反信号；所述第一振荡器的第一输入端用于输入所述初始信号，所述第一振荡器的第二输入端用于输入所述上升沿交错使能信号，所述第一振荡器的第三输入端用于输入所述上升沿交错调整延迟信号，所述第一振荡器的第四输入端用于输入所述上升沿交错调整延迟反信
号，所述第一振荡器的输出端与所述第三非门的输入端连接；所述第三非门的输出端用于输出所述第一周期脉冲信号；所述第二周期脉冲信号产生电路包括第二振荡器、第四非门和第一与非门；所述第二控制信号包括下降沿交错使能信号、上升沿交错调整延迟信号、上升沿交错调整延迟反信号和下降沿使能信号；所述第四非门的输入端用于输入所述初始信号，所述第四非门的输出端与所述第二振荡器的第一输入端连接；所述第二振荡器的第二输入端用于输入所述下降沿交错使能信号，所述第二振荡器的第三输入端用于输入所述上升沿交错调整延迟信号，所述第二振荡器的第四输入端用于输入所述上升沿交错调整延迟反信号，所述第二振荡器的输出端与所述第一与非门的第一输入端连接；所述第一与非门的第二输入端用于输入所述下降沿使能信号，所述第一与非门的输出端用于输出所述第二周期脉冲信号。7.根据权利要求6所述的电路，其特征在于，还包括第五非门和触发器；所述第五非门的输入端与所述触发器的时钟端连接，用于输入第一原始信号，所述第五非门的输出端与所述触发器的反相时钟端连接；所述触发器的输入端接地，所述触发器的异步复位端用于输入所述上升沿交错使能信号，所述触发器的输出端用于输出所述下降沿使能信号。8.根据权利要求5所述的电路，其特征在于，还包括第二与非门、第三与非门、第四与非门、第六非门、第七非门、第八非门、第九非门、第十非门和脉冲转换单元；所述第二与非门的第一输入...

【专利技术属性】
技术研发人员：孙圆圆，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：