多相位时钟信号产生电路制造技术

本申请公开了一种多相位时钟信号产生电路，包括：依次串联连接的延迟单元、第一多相位滤波器、第一信号转换器、第二多相位滤波器、第三多相位滤波器和第二信号转换器。所述延迟单元接收两相位或四相位时钟信号并输出四相位或八相位时钟信号到所述第一多相位滤波器；所述第一多相位滤波器、第二多相位滤波器和第三多相位滤波器各自将所述四相位或八相位时钟信号的相位误差转换为幅度误差；所述第一信号转换器和第二信号转换器各自将所述四相位或八相位时钟信号的幅度误差放大到满摆幅从而消除所述幅度误差。该多相位时钟信号产生电路宽频率范围，高精度，结构简单。结构简单。结构简单。

【技术实现步骤摘要】
多相位时钟信号产生电路


[0001]本专利技术一般涉及集成电路
，特别涉及一种多相位时钟信号产生电路。

技术介绍

[0002]随着通信技术的发展，单位时间内产生的数据量越来越来，所需要的通信速度也越来越快。因为高速模数转换器变得越来越重要。对于32GS/S或者64GS/S采样率来说，时钟交织是比较常规的架构。对于时钟交织电路，需要复杂的时钟产生电路来造就多个相位时钟的交织。对于时钟产生电路，功能上来说，相位的相对顺序是必要满足的。此外功耗和时钟抖动都是性能所必须的。然而对于很多传统的用分频器来产生多个相位的产生方式，有个必须要的模块就是时钟同步复位模块来保证时钟从源头就是同步的，没有任何毛刺的，相位关系是完全确定的。此外后面所有的分频器都要复位到特定状态来保证每个分频器起来的时序状态，这样会大大增加设计的复杂的。时钟同步复位还有一个问题是额外的功耗和额外的时钟抖动，而这两个性能指标是需要我们去优化的。更加严重的是，随着模数转换器的速率越来越快，时钟同步复位将不可能实现，或者多项输入时钟用别的电路去产生，同步时钟更无从说起。

技术实现思路

[0003]本专利技术的目的在于提供一种多相位时钟信号产生电路，主要解决在高速时钟信号仅有0度和180度相位输出时，如何产生高精度的4相位甚至8相位时钟信号。
[0004]本申请公开了一种多相位时钟信号产生电路，包括依次串联连接的延迟单元、第一多相位滤波器、第一信号转换器、第二多相位滤波器、第三多相位滤波器和第二信号转换器；其中，
[0005]所述延迟单元接收两相位或四相位时钟信号并输出四相位或八相位时钟信号到所述第一多相位滤波器；
[0006]所述第一多相位滤波器、第二多相位滤波器和第三多相位滤波器各自将所述四相位或八相位时钟信号的相位误差转换为幅度误差；
[0007]所述第一信号转换器和第二信号转换器各自将所述四相位或八相位时钟信号的幅度误差放大到满摆幅从而消除所述幅度误差。
[0008]在一个优选例中，所述延迟单元接收相位为0
°
和180
°
的两相位时钟信号并输出相位为0
°
、90
°
、180
°
和270
°
的四相位时钟信号，所述第一多相位滤波器、第二多相位滤波器和第三多相位滤波器分别为四相位滤波器，所述四相位滤波器包括串联的四组RC滤波单元，每组RC滤波单元分别将所述0
°
、90
°
、180
°
和270
°
的四相位时钟信号中的一路时钟信号的相位误差转换为幅度误差。
[0009]在一个优选例中，每组所述RC滤波单元设置到极点频率相位移动90
°
，以将所述四相位时钟信号的相位误差转换为幅度误差。
[0010]在一个优选例中，所述延迟单元接收相位为0
°
、90
°
、180
°
和270
°
的四相位时钟信
号并输出相位为0
°
、45
°
、90
°
、135
°
、180
°
、225
°
、270
°
和315
°
的八相位时钟信号，所述第一多相位滤波器、第二多相位滤波器和第三多相位滤波器分别为八相位滤波器，所述八相位滤波器包括串联的八组RC滤波单元，每组RC滤波单元分别将所述0
°
、45
°
、90
°
、135
°
、180
°
、225
°
、270
°
和315
°
的八相位时钟信号中的一路时钟信号的相位误差转换为幅度误差。
[0011]在一个优选例中，每组所述RC滤波单元设置到极点频率相位移动45
°
，以将所述八相位时钟信号的相位误差转换为幅度误差。
[0012]在一个优选例中，所述延迟单元包括两路或四路延迟线，每路延迟线分别对一路时钟信号延迟90
°
相位。
[0013]在一个优选例中，所述第一信号转换器和第二信号转换器各自包括四个或八个转换单元，每个转换单元包括反相器、电阻器和电容器，所述电阻器的一端连接所述反相器的输入端，所述电阻器的另一端连接所述反相器的输出端，所述电容器的一端耦合到四相位或八相位时钟信号其中的一路信号，所述电容器的另一端连接所述反相器的输入端。
[0014]相对于现有技术，本专利技术具有以下有益效果：
[0015]本专利涉及一种新的多相位时钟信号产生电路。该电路具备从2相位时钟输入，产生准确的4相位甚至8相位时钟的能力。该新型电路主要由延迟单元、多级多相位滤波器以及AC信号转CMOS信号的电路组成。其中相位的精度由多相位滤波器的级数决定，级数越高，精度越高，同时它的功耗也越大，噪声性能则同时下降。其中相位滤波器纠正了相位信息的同时，产生幅度误差，则由AC信号转CMOS信号放大至满摆幅消除。
[0016]该多相位时钟信号产生电路有以下技术特点：1.宽频率范围；2.高精度，能够精确产生0度、90度、180度、270度相位；3.较为简单的电路结构。
[0017]本说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本说明书上述
技术实现思路
中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
[0018]图1示出了本专利技术一个实施例中四相位产生电路的示意图。
[0019]图2示出了本专利技术一个实施例中延迟单元的示意图。
[0020]图3示出了本专利技术一个实施例中四相位滤波器的示意图。
[0021]图4示出了本专利技术一个实施例中信号转换器的示意图。
[0022]图5示出了本专利技术一个实施例中产生的四相位时钟信号的结果。
[0023]图6示出了本专利技术一个实施例中八相位产生电路的示意图。
[0024]图7示出了本专利技术一个实施例中八相位滤波器的示意图。
具体实施方式
[0025]现在将描述本申请的各个方面和示例。以下描述提供了用于彻底理解和实现这些示例的描述的具体细节。然而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多相位时钟信号产生电路，其特征在于，包括依次串联连接的延迟单元、第一多相位滤波器、第一信号转换器、第二多相位滤波器、第三多相位滤波器和第二信号转换器；其中，所述延迟单元接收两相位或四相位时钟信号并输出四相位或八相位时钟信号到所述第一多相位滤波器；所述第一多相位滤波器、第二多相位滤波器和第三多相位滤波器各自将所述四相位或八相位时钟信号的相位误差转换为幅度误差；所述第一信号转换器和第二信号转换器各自将所述四相位或八相位时钟信号的幅度误差放大到满摆幅从而消除所述幅度误差。2.如权利要求1所述的多相位时钟信号产生电路，其特征在于，所述延迟单元接收相位为0
°
和180
°
的两相位时钟信号并输出相位为0
°
、90
°
、180
°
和270
°
的四相位时钟信号，所述第一多相位滤波器、第二多相位滤波器和第三多相位滤波器分别为四相位滤波器，所述四相位滤波器包括串联的四组RC滤波单元，每组RC滤波单元分别将所述0
°
、90
°
、180
°
和270
°
的四相位时钟信号中的一路时钟信号的相位误差转换为幅度误差。3.如权利要求2所述的多相位时钟信号产生电路，其特征在于，每组所述RC滤波单元设置到极点频率相位移动90
°
，以将所述四相位时钟信号的相位误差转换为幅度误差。4.如权利要求1所述的多相位时钟信号产生电路，其特征在于，所述延迟单元接收相位为0
°
、90
°
、180
°
和270
...

【专利技术属性】
技术研发人员：陈泽，李承哲，徐豪杰，钟英权，
申请(专利权)人：集益威半导体上海有限公司，
类型：发明
国别省市：