一种延时电路及其控制方法技术

本公开的实施例涉及一种延时电路及其控制方法。该延时电路包括：第一可变延时单元，包括校准单元和选择单元，校准单元包括多个传输支路，每个传输支路的信号传输时间与其他传输支路不同，选择单元被配置为响应于延时控制信号而选择一个传输支路；以及第二可变延时单元，具有与第一可变延时单元相同的校准单元和选择单元，在校准阶段，第一可变延时单元的输出端连接至其输入端以形成环形振荡器，在配置阶段，第一可变延时单元和第二可变延时单元采用相同的延时控制信号，这两个可变延时单元级联，第一可变延时单元的输入端和第二可变延时单元的输出端分别作为延时电路的输入端和输出端。在此提出的延时电路可以对其延时时间进行校准，提高精度。提高精度。提高精度。

【技术实现步骤摘要】
一种延时电路及其控制方法


[0001]本专利技术的实施例总体上涉及延时电路领域，更具体地，涉及用于DDR接口时序校准的延时电路。

技术介绍

[0002]双倍数据速率（DDR）接口常用于诸如EtherCAT等的应用中。为了使数据的采样尽可能地准确，一般会在数据传输的中间位置触发时钟信号翻转以对数据进行采样。因此，在输入和输出数据均为DDR接口类型的芯片中，需要在芯片的数据输入端或数据输出端对数据信号进行时钟信号的四分之一延时。然而，现有芯片中的延时电路的传输时间无法调节。由于制造工艺的限制，芯片在出厂时的时钟信号与数据信号的周期差通常会在时钟信号的四分之一的较大范围内变化。在应用此类芯片设计电路时，需要对电路的时钟系统进行精确的设计以克服芯片制造过程中产生的误差，增加了电路的设计和实现成本。

技术实现思路

[0003]本公开的实施例提供了一种延时电路及其控制方法，其能够准确的调整延时电路的传输时间，从而至少部分地解决现有技术中存在的上述以及其他潜在问题。
[0004]本公开的第一方面涉及一种延时电路。该延时电路包括：第一可变延时单元，包括校准单元和选择单元，校准单元包括多个传输支路，多个传输支路中的每个传输支路的信号传输时间与多个传输支路中的其他传输支路不同，选择单元被配置为响应于延时控制信号而选择多个传输支路中的一个传输支路；以及第二可变延时单元，第二可变延时单元具有与第一可变延时单元相同的校准单元和选择单元，其中，在校准阶段，第一可变延时单元的输出端连接至其输入端以形成环形振荡器，在配置阶段，第一可变延时单元和第二可变延时单元采用相同的延时控制信号，第一可变延时单元和第二可变延时单元级联，级联电路的输入端作为延时电路的输入端，级联电路的输出端作为延时电路的输出端。
[0005]通过上述实施例，可以在校准阶段对延时电路的传输时间进行校准，从而为后续电路的时钟设计留下较大的设计裕量，简化了后续电路的设计和制造。
[0006]根据一个实施例，第一可变延时单元和第二可变延时单元的其他电路结构也相同。通过上述实施例，进一步提升了延时电路的精度。
[0007]根据一个实施例，校准单元包括多个反相器，多个反相器依次串联，多个反相器中的每个反相器的输出端连接至选择单元的对应输入端。通过上述实施例，以简单的电路结构实现了多个传输支路，降低了电路成本。
[0008]根据一个实施例，选择单元包括选择器。通过上述实施例，以简单的电路结构实现了选择单元，降低了电路成本。
[0009]本公开的第二方面涉及一种延时电路。该延时电路包括：第一可变延时单元，包括校准单元和选择单元，校准单元包括多个传输支路，多个传输支路中的每个传输支路的信号传输时间与多个传输支路中的其他传输支路不同，选择单元被配置为响应于延时控制信
号而选择多个传输支路中的一个传输支路；以及第二可变延时单元和第三可变延时单元，第二可变延时单元和第三可变延时单元分别具有与第一可变延时单元相同的校准单元和选择单元，其中，在配置阶段，第二可变延时单元和第三可变延时单元采用与第一可变延时单元相同的延时控制信号，第二可变延时单元和第三可变延时单元级联，级联电路的输入端作为延时电路的输入端，级联电路的输出端作为延时电路的输出端。通过上述实施例，进一步提高了延时电路的校准精度。
[0010]根据一个实施例，第一可变延时单元、第二可变延时单元和第三可变延时单元的其他电路结构也相同。通过上述实施例，进一步提升了延时电路的精度。
[0011]根据一个实施例，校准单元包括多个反相器，多个反相器依次串联，多个反相器中的每个反相器的输出端连接至选择单元的对应输入端。通过上述实施例，以简单的电路结构实现了多个传输支路，降低了电路成本。
[0012]根据一个实施例，选择单元包括选择器。通过上述实施例，以简单的电路结构实现了选择单元，降低了电路成本。
[0013]本公开的第三方面涉及一种用于控制前述实施例中的延时电路的方法。该方法包括：在与延时电路连接的控制器中，执行以下步骤：在校准阶段，接收参考时钟信号；依次选择第一可变延时单元中的校准单元中的多个传输支路中的每个传输支路，确定每个传输支路的信号传输周期与参考时钟信号的周期之间的差值；确定差值的绝对值最小的传输支路；以及在配置阶段，控制第一可变延时单元和第二可变延时单元选择与差值的绝对值最小的传输支路相同的传输支路作为延时电路的传输支路。
[0014]本公开的第四方面涉及一种用于控制前述实施例中的另一延时电路的方法。该方法包括：在与延时电路连接的控制器中，执行以下步骤：在校准阶段，接收参考时钟信号；依次选择第一可变延时单元中的校准单元中的多个传输支路中的每个传输支路，确定每个传输支路的信号传输周期与参考时钟信号的周期之间的差值；确定差值的绝对值最小的传输支路；以及在配置阶段，控制第二可变延时单元和第三可变延时单元选择与差值的绝对值最小的传输支路相同的传输支路作为延时电路的传输支路。
附图说明
[0015]通过参照附图的以下详细描述，本公开实施例的上述和其他目的、特征和优点将变得更容易理解。在附图中，将以示例以及非限制性的方式对本公开的多个实施例进行说明。
[0016]图1示出了根据本公开的实施例的延时电路的示意图。
[0017]图2示出了根据本公开的实施例的另一延时电路的示意图。
[0018]图3示出了根据本公开的实施例的控制延时电路的方法的流程图。
[0019]图4示出了根据本公开的实施例的控制另一延时电路的方法的流程图。
具体实施方式
[0020]现在将参照附图中所示的各种示例性实施例对本公开的原理进行说明。应当理解，这些实施例的描述仅仅为了使得本领域的技术人员能够更好地理解并进一步实现本公开，而并不意在以任何方式限制本公开的范围。应当注意的是，在可行情况下可以在图中使
用类似或相同的附图标记，并且类似或相同的附图标记可以表示类似或相同的功能。本领域的技术人员将容易地认识到，从下面的描述中，本文中所说明的结构和方法的替代实施例可以被采用而不脱离通过本文描述的本专利技术的原理。
[0021]下面将结合图1详细说明根据本公开的示例实施例的延时电路的结构。图1示出了根据本公开的实施例的延时电路的示意图。
[0022]如图1所示，延时电路100包括第一可变延时单元101和第二可变延时单元102。这两个可变延时单元具有相同的校准单元和选择单元。
[0023]第一可变延时单元101包括校准单元104和选择单元105。校准单元104包括多个传输支路。多个传输支路的每个传输支路的信号传输时间与多个传输支路的其他传输支路不同。选择单元105被配置为响应于延时控制信号而选择多个传输支路中的一个传输支路。
[0024]在包括延时电路100的芯片的校准阶段，第一可变延时单元101的输出端连接至其输入端以形成环形振荡器。此时，每个传输支路中的信号传输时间为该支路中信号周期的一半。
[0025]在包括延时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种延时电路（100），包括：第一可变延时单元（101），包括校准单元（104）和选择单元（105），所述校准单元（104）包括多个传输支路，所述多个传输支路中的每个传输支路的信号传输时间与所述多个传输支路中的其他传输支路不同，所述选择单元（105）被配置为响应于延时控制信号而选择所述多个传输支路中的一个传输支路；以及第二可变延时单元（102），所述第二可变延时单元（102）具有与所述第一可变延时单元（101）相同的校准单元和选择单元，其中，在校准阶段，所述第一可变延时单元（101）的输出端连接至其输入端以形成环形振荡器，在配置阶段，所述第一可变延时单元（101）和所述第二可变延时单元（102）采用相同的延时控制信号，所述第一可变延时单元（101）和所述第二可变延时单元（102）级联，级联电路的输入端作为所述延时电路（100）的输入端，级联电路的输出端作为所述延时电路（100）的输出端。2.根据权利要求1所述的延时电路（100），其中所述第一可变延时单元（101）和所述第二可变延时单元（102）的其他电路结构也相同。3.根据权利要求1所述的延时电路（100），其中所述校准单元（104）包括多个反相器，所述多个反相器依次串联，所述多个反相器中的每个反相器的输出端连接至所述选择单元（105）的对应输入端。4.根据权利要求1所述的延时电路（100），其中所述选择单元（105）包括选择器。5. 一种延时电路（100），包括：第一可变延时单元（101），包括校准单元（104）和选择单元（105），所述校准单元（104）包括多个传输支路，所述多个传输支路中的每个传输支路的信号传输时间与所述多个传输支路中的其他传输支路不同，所述选择单元（105）被配置为响应于延时控制信号而选择所述多个传输支路中的一个传输支路；以及第二可变延时单元（102）和第三可变延时单元（103），所述第二可变延时单元（102）和第三可变延时单元（103）分别具有与所述第一可变延时单元（101）相同的校准单元和选择单元，其中，在配置阶段，所述第二可变延时单元（102）和所述第三可变延时单元（103）采用与所述第一可变延时单元（101）相同的延时控...

【专利技术属性】
技术研发人员：喻学艺，汪泳江，
申请(专利权)人：旋智科技深圳有限公司，
类型：发明
国别省市：