一种预驱动电路制造技术

本公开的实施例涉及一种预驱动电路。该预驱动电路包括：第一NMOS，设置在第一电源轨与预驱动电路的输出端之间，第一电源轨的电位高于输出端的电位；第二NMOS，设置在输出端与第二电源轨之间，输出端的电位高于第二电源轨的电位；第一电流型驱动单元，连接至第一NMOS并且被配置为控制第一NMOS的导通与关断；第二电流型驱动单元，连接至第二NMOS并且被配置为控制第二NMOS的导通与关断；以及第一控制单元，连接至第一NMOS并且被配置为在第一NMOS被关断后保持第一NMOS的栅极和源极短路。在此提出的预驱动电路能够保证内部半导体器件的可靠关断，提高了可靠性。提高了可靠性。提高了可靠性。

【技术实现步骤摘要】
一种预驱动电路


[0001]本专利技术的实施例总体上涉及预驱动电路，更具体地，涉及使用NMOS的半桥结构预驱动电路。

技术介绍

[0002]预驱动电路常用于需要提高驱动能力的场合。常见的预驱动电路为半桥结构，这种结构要求上桥臂的开关管和下桥臂的开关管不能同时导通。然而，由于半导体器件中通常存在的寄生器件的影响，在操作预驱动电路的过程中可能会出现上桥臂的开关管和下桥臂的开关管同时导通的情况，这增加了预驱动电路的损耗，严重时甚至会导致电路元件的损坏。

技术实现思路

[0003]本公开的实施例提供了一种预驱动电路，其能够保证内部开关管的可靠关断，从而至少部分地解决现有技术中存在的上述以及其他潜在问题。
[0004]本公开的一个方面涉及一种预驱动电路。该预驱动电路包括：第一NMOS，设置在第一电源轨与预驱动电路的输出端之间，第一电源轨的电位高于输出端的电位；第二NMOS，设置在输出端与第二电源轨之间，输出端的电位高于第二电源轨的电位；第一电流型驱动单元，连接至第一NMOS并且被配置为控制第一NMOS的导通与关断；第二电流型驱动单元，连接至第二NMOS并且被配置为控制第二NMOS的导通与关断；以及第一控制单元，连接至第一NMOS并且被配置为在第一NMOS被关断后保持第一NMOS的栅极和源极短路。
[0005]通过上述实施例，通过在第一NMOS的栅源之间设置短路结构，使其在被关断后不会受到寄生器件的影响而误导通，提高了预驱动电路的可靠性。
[0006]根据一个实施例，第一NMOS的漏极连接第一电源轨，源极连接输出端，栅极连接第一电流型驱动单元；第二NMOS的漏极连接输出端，源极连接第二电源轨，栅极连接第二电流型驱动单元。通过上述实施例，以简单的电路元件实现预驱动电路的主电路，节省了成本。
[0007]根据一个实施例，第一电流型驱动单元包括第一电流源、第一开关和第一电阻，第一电流源通过第一开关连接至第一NMOS的栅极，第一电阻连接在第一NMOS的栅极与源极之间。通过上述实施例，增强了预驱动电路的驱动能力。
[0008]根据一个实施例，第一控制单元包括第二电流源、第二开关、第三NMOS和第二电阻，其中，第二电流源通过第二开关连接至第三NMOS的栅极，第二电阻连接在第三NMOS的栅极与源极之间，第三NMOS的漏极和源极分别连接至第一NMOS的栅极和源极。通过上述实施例，通过简单的电路实现了对第一NMOS的可靠关断。
[0009]根据一个实施例，第二电流型驱动单元包括第三电流源、第三开关和第三电阻，第三电流源通过第三开关连接至第二NMOS的栅极，第三电阻连接在第二NMOS的栅极与源极之间。通过上述实施例，进一步提高预驱动电路的驱动能力。
[0010]根据一个实施例，该预驱动电路还包括：第二控制单元，连接至第二NMOS并且被配
置为在第二NMOS被关断时保持第二NMOS的栅极和源极短路。通过上述实施例，通过在第二NMOS的栅源之间设置短路结构，使其在被关断后不会受到寄生器件的影响而误导通，进一步提高了预驱动电路的可靠性。
[0011]根据一个实施例，第二控制单元包括第四电流源、第四开关、第四NMOS和第四电阻，其中，第四电流源通过第四开关连接至第四NMOS的栅极，第四电阻连接在第四NMOS的栅极与源极之间，第四NMOS的漏极和源极分别连接至第二NMOS的栅极和源极。通过上述实施例，通过简单的电路实现了对第二NMOS的可靠关断。
[0012]根据一个实施例，第二控制单元包括第四电流源、第四开关、第四NMOS、第四电阻、第五电流源、第五开关、第五电阻和与门，其中，第四电流源通过第四开关连接至与门的第一输入端，第五电流源通过第五开关经反相后连接至与门的第二输入端，第四电阻连接在第一输入端与第四NMOS的源极之间，第五电阻连接在第二输入端与第四NMOS的源极之间，与门的输出端连接至第四NMOS的栅极，第四NMOS的漏极和源极分别连接至第二NMOS的栅极和源极，其中第五开关为常开开关。通过上述实施例，即使在第一电源轨与第四NMOS的栅极之间存在寄生器件，也不会影响第二NMOS的可靠关断。
[0013]根据一个实施例，第四电流源、第四开关、第四电阻的参数分别与第五电流源、第五开关、第五电阻相同。通过上述实施例，可以进一步消除寄生器件对第二NMOS的工作状态的影响。
附图说明
[0014]通过参照附图的以下详细描述，本公开实施例的上述和其他目的、特征和优点将变得更容易理解。在附图中，将以示例以及非限制性的方式对本公开的多个实施例进行说明。
[0015]图1示出了现有技术中的预驱动电路的示意图。
[0016]图2示出了根据本公开的实施例的预驱动电路的示意图。
[0017]图3示出了根据本公开的实施例的预驱动电路驱动半桥电路的示意图。
[0018]图4示出了根据本公开的实施例的另一预驱动电路的示意图。
具体实施方式
[0019]现在将参照附图中所示的各种示例性实施例对本公开的原理进行说明。应当理解，这些实施例的描述仅仅为了使得本领域的技术人员能够更好地理解并进一步实现本公开，而并不意在以任何方式限制本公开的范围。应当注意的是，在可行情况下可以在图中使用类似或相同的附图标记，并且类似或相同的附图标记可以表示类似或相同的功能。本领域的技术人员将容易地认识到，从下面的描述中，本文中所说明的结构和方法的替代实施例可以被采用而不脱离通过本文描述的本专利技术的原理。
[0020]下面将结合图1说明现有技术中预驱动电路存在的问题。图1示出了现有技术中的预驱动电路的示意图。
[0021]如图1所示，预驱动电路100包括串联在第一电源轨VH和第二电源轨VL之间的第一NMOS MT和第二NMOS MB，MT的源极连接MB的漏极，并作为预驱动电路的输出端OUT。VH的电位高于输出端OUT的电位，输出端OUT的电位高于VL的电位。MT和MB不能同时导通。当MT导通
时，MB关断，输出端OUT输出高电平驱动后续电路。当MT关断，MB导通时，输出端OUT输出低电平驱动后续电路。
[0022]预驱动电路100还包括用于驱动MT的第一电流型驱动单元101和用于驱动MB的第二电流型驱动单元102。第一电流型驱动单元101包括第一电流源IT、第一开关SWT以及第一电阻RT。第二电流型驱动单元102包括第二电流源IB、第二开关SWB以及第二电阻RB。当要输出高电平时，SWT闭合，SWB断开，此时输出端OUT与VL不导通，IT输出的电流流过RT，从而在RT两端产生电压，该电压导致MT导通，从而在输出端OUT输出高电平。当要输出低电平时，SWT断开，SWB闭合，此时RT中没有电流流过，RT两端的电压相等，MT断开，同时IB输出的电流流过RB，从而在RB两端产生电压，该电压导致MB导通，从而在输出端OUT输出低电平。
[0023]然而，当半导体器件MT和MB存在寄生器件时，可能会在操作预驱动电路的过程中出现MT和MB同时导通的情况。例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种预驱动电路（200），包括：第一NMOS，设置在第一电源轨与所述预驱动电路（200）的输出端之间，所述第一电源轨的电位高于所述输出端的电位；第二NMOS，设置在所述输出端与第二电源轨之间，所述输出端的电位高于所述第二电源轨的电位；第一电流型驱动单元（201），连接至所述第一NMOS并且被配置为控制所述第一NMOS的导通与关断；第二电流型驱动单元（202），连接至所述第二NMOS并且被配置为控制所述第二NMOS的导通与关断；以及第一控制单元（203），连接至所述第一NMOS并且被配置为在所述第一NMOS被关断后保持所述第一NMOS的栅极和源极短路。2.根据权利要求1所述的预驱动电路（200），其中所述第一NMOS的漏极连接所述第一电源轨，源极连接所述输出端，栅极连接所述第一电流型驱动单元（201）；所述第二NMOS的漏极连接所述输出端，源极连接所述第二电源轨，栅极连接所述第二电流型驱动单元（202）。3.根据权利要求1所述的预驱动电路（200），其中所述第一电流型驱动单元（201）包括第一电流源、第一开关和第一电阻，所述第一电流源通过所述第一开关连接至所述第一NMOS的栅极，所述第一电阻连接在所述第一NMOS的栅极与源极之间。4.根据权利要求1所述的预驱动电路（200），其中所述第一控制单元（203）包括第二电流源、第二开关、第三NMOS和第二电阻，其中，所述第二电流源通过所述第二开关连接至所述第三NMOS的栅极，所述第二电阻连接在所述第三NMOS的栅极与源极之间，所述第三NMOS的漏极和源极分别连接至所述第一NMOS的栅极和源极。5.根据权利要求1所述的预驱动电路（200），其...

【专利技术属性】
技术研发人员：虎聪，陈凌之，
申请(专利权)人：旋智科技深圳有限公司，
类型：发明
国别省市：