下降沿延迟电路、上升沿延迟电路以及存储器制造技术

本公开提供一种下降沿延迟电路和上升沿延迟电路。该下降沿延迟电路包括：第一反相器、第二反相器、第一电容、第二电容、第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；第一PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管串联在电源和地之间，第一PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管电连接第一反相器；第一电容连接第一反相器和第一NMOS晶体管之间；第二PMOS晶体管和第三NMOS晶体管串联在电源和地之间，第二PMOS晶体管和第三NMOS晶体管电连接第一NMOS晶体管；第四NMOS晶体管连接输入信号，漏端连接第二反相器的输入端；第二反相器的输入端电连接第二PMOS晶体管。该电路能够在电源电压不同时提供基本一致的延迟时间。间。间。

【技术实现步骤摘要】
下降沿延迟电路、上升沿延迟电路以及存储器


[0001]本公开涉及电路
，具体而言，涉及一种下降沿延迟电路、上升沿延迟电路以及存储器。

技术介绍

[0002]延迟电路在半导体行业广泛应用，但是，相关技术中的延迟电路，采用反相器和电容组合实现延迟功能，当电源电压变化时，延迟时间会随电源电压的变化而出现剧烈变化，影响电路性能。
[0003]在所述
技术介绍
部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0004]本公开提供一种下降沿延迟电路、上升沿延迟电路及存储器，可以解决延迟时间随电源电压的变化而剧烈变化的问题，能够在电源电压不同时提供基本一致的延迟时间。
[0005]本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
[0006]本公开实施例提供一种下降沿延迟电路，包括：第一反相器、第二反相器、第一电容、第二电容、第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；所述第一反相器的输入端连接于一输入信号；所述第一PMOS晶体管、所述第一NMOS晶体管和所述第二NMOS晶体管串联在电源端和地之间，所述第一PMOS晶体管、所述第一NMOS晶体管和所述第二NMOS晶体管的控制端电连接于所述第一反相器的输出端；所述第一电容电连接于所述第一反相器的输出端和所述第一NMOS晶体管的源端之间；所述第二PMOS晶体管和所述第三NMOS晶体管串联在电源端和地之间，所述第二PMOS晶体管和所述第三NMOS晶体管的控制端电连接于所述第一NMOS晶体管的漏端；所述第四NMOS晶体管的控制端连接于所述输入信号，源端连接于地，漏端连接于所述第二反相器的输入端；所述第二反相器的输入端还电连接于所述第二PMOS晶体管的漏端。
[0007]在本公开的一些示例性实施例中，上述下降沿延迟电路还包括第三PMOS晶体管；所述第三PMOS晶体管连接于所述第二PMOS晶体管的漏端和所述第二反相器的输入端之间，所述第三PMOS晶体管的控制端电连接于所述输入信号。
[0008]在本公开的一些示例性实施例中，当所述电源端的电源电压在预设范围内时，所述延迟电路的延迟时间的变化比值在预设比例内。
[0009]在本公开的一些示例性实施例中，所述第一NMOS晶体管、所述第二NMOS晶体管和所述第二PMOS晶体管的宽长比均小于1。
[0010]本公开实施例提供一种上升沿延迟电路，包括：PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一NMOS晶体管和第三NMOS晶体管；所述第一反相器的输入端连接于一输入信号；所述第一PMOS晶体管、所述第三PMOS晶体管和第一NMOS晶体管串
联在电源端和地之间，所述第一PMOS晶体管、所述第三PMOS晶体管和第一NMOS晶体管的控制端电连接于所述第一反相器的输出端；所述第一电容电连接于所述第一反相器的输出端和所述第三PMOS晶体管的源端之间；所述第二PMOS晶体管和第三NMOS晶体管串联在电源端和地之间，所述第二PMOS晶体管和第三NMOS晶体管的控制端电连接于所述第三PMOS晶体管的漏端；所述第四PMOS晶体管的控制端连接于所述输入信号，源端连接于电源端，漏端连接于所述第二反相器的输入端；所述第二反相器的输入端还电连接于所述第三NMOS晶体管的漏端所述第二反相器的输出端作为所述上升沿延迟电路的输出端。
[0011]在本公开的一些示例性实施例中，上述上升沿延迟电路还包括二NMOS晶体管；所述第二NMOS晶体管连接于所述第二PMOS晶体管的漏端和所述第二反相器的输入端之间，所述第二NMOS晶体管的控制端电连接于所述输入信号。
[0012]在本公开的一些示例性实施例中，当所述电源端的电源电压在预设范围内时，所述延迟电路的延迟时间的变化比值在预设比例内。
[0013]在本公开的一些示例性实施例中，所述第二PMOS晶体管、所述第三PMOS晶体管和所述第一NMOS晶体管的宽长比均小于1。
[0014]本公开实施例提供的下降沿延迟电路和上升沿延迟电路，可以解决延迟时间随电源电压的变化而剧烈变化的问题，能够在电源电压不同时提供基本一致的延迟时间。
[0015]应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。
附图说明
[0016]通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将变得更加显而易见。
[0017]图1是相关技术中的一种延迟电路的示意图。
[0018]图2是根据一示例性实施方式示出的一种下降沿延迟电路的电路示意图。
[0019]图3是根据另一示例性实施方式示出的一种下降沿延迟电路的电路示意图。
[0020]图4是根据一示例性实施方式示出的一种上升沿延迟电路的电路示意图。
具体实施方式
[0021]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
[0022]此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。
[0023]术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者
隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
[0024]图1是相关技术中的一种延迟电路的示意图。如图1所示，相关技术中的延迟电路包括反相器A00、反相器A01、反相器C、或非门B、电容C00和电容C01。
[0025]相关技术中，当输入信号IN从低电平变为高电平时，输入信号IN输入至或非门B，使或非门B的输出端直接从低电平变为高电平，反相器和电容组成的延迟单元不起作用。即，当输入信号IN为上升沿信号时，相关技术中的延迟电路没有延迟作用。
[0026]当输入信号IN从高电平变成低电平时，反相器A00中的PMOS管给电容C00充电，反相器A01中的NMOS管给电容C01放电，使得反相器A01的输出端的电压逐渐降低，当反相器A01的输出端的电压小于或非门B的翻转阈值电压时，或非门B的输出端从高电平变为低电平，由此实现当输入信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种下降沿延迟电路，其特征在于，包括：第一反相器、第二反相器、第一电容、第二电容、第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；所述第一反相器的输入端连接于一输入信号；所述第一PMOS晶体管、所述第一NMOS晶体管和所述第二NMOS晶体管串联在电源端和地之间，所述第一PMOS晶体管、所述第一NMOS晶体管和所述第二NMOS晶体管的控制端电连接于所述第一反相器的输出端；所述第一电容电连接于所述第一反相器的输出端和所述第一NMOS晶体管的源端之间；所述第二PMOS晶体管和所述第三NMOS晶体管串联在电源端和地之间，所述第二PMOS晶体管和所述第三NMOS晶体管的控制端电连接于所述第一NMOS晶体管的漏端；所述第四NMOS晶体管的控制端连接于所述输入信号，源端连接于地，漏端连接于所述第二反相器的输入端；所述第二反相器的输入端还电连接于所述第二PMOS晶体管的漏端，所述第二反相器的输出端作为所述下降沿延迟电路的输出端。2.根据权利要求1所述的下降沿延迟电路，其特征在于，还包括第三PMOS晶体管；所述第三PMOS晶体管连接于所述第二PMOS晶体管的漏端和所述第二反相器的输入端之间，所述第三PMOS晶体管的控制端电连接于所述输入信号。3.根据权利要求1或2所述的下降沿延迟电路，其特征在于，当所述电源端的电源电压在预设范围内时，所述延迟电路的延迟时间的变化比值在预设比例内。4.根据权利要求1或2所述的下降沿延迟电路，其特征在于，所述第一NMOS晶体管、所述第二NMOS晶体管和所述第二PMOS晶体管的宽长比均小于1。5.一种上升沿延迟电路，其特征在于，包括：第一反相器、第二反相器、第一电容、第二电容、第一PMOS晶体管、第二P...

【专利技术属性】
技术研发人员：胡俊，陈立刚，刘铭，
申请(专利权)人：兆易创新科技集团股份有限公司，
类型：发明
国别省市：