【技术实现步骤摘要】
本申请涉及电路，特别是涉及频率检测电路和电子设备。
技术介绍
1、在电子设备中常常会用到时钟信号，时钟信号通常被用于同步电路当中，扮演计时器的角色，保证相关的电子组件得以同步运作。在一些应用场景中，会需要对时钟信号进行频率检测，一般若需要精确检测时钟信号的具体频率值，需要设计较为复杂的电路。
2、但是在另一些应用场景中，往往不需要检测到具体的频率值，而是能够检测时钟信号的频率的变化即可，需要实时检测时钟信号的变化，以确定时钟信号所在的范围。
技术实现思路
1、本申请提供了频率检测电路和电子设备，能够对时钟信号进行频率检测。
2、为解决上述技术问题，本申请采用的一个技术方案是：提供一种频率检测电路，包括：脉冲收窄电路，接收待检测时钟信号，对待检测时钟信号执行至少一级脉冲收窄操作，脉冲收窄电路具有至少一检测点频率，脉冲收窄电路基于检测点频率对待检测时钟信号进行收窄，以得到收窄输出时钟信号；判决采样电路，耦接脉冲收窄电路，基于待检测时钟信号作为采样时钟，对收窄输出时钟信号进行采样，以得到频率标志信号，其中，频率标志信号表征待检测时钟信号是否大于检测点频率。
3、其中，每级脉冲收窄操作对输入时钟信号进行第一反相，并在第一反相过程中，控制电平转换上升沿的爬升速度或电平转换下降沿的下降速度，得到第一反相时钟信号，并对第一反相时钟信号进行第二反相，以得到收窄输出时钟信号。
4、其中，响应于频率标志信号全部为第一逻辑信号，确定待检测时钟信号的频率高于
5、其中，脉冲收窄电路包括m个脉冲收窄单元，每个脉冲收窄单元耦接上一级脉冲收窄单元，以上一级收窄输出时钟信号作为本级输入时钟信号，执行一级脉冲收窄操作，从而得到本级收窄输出时钟信号，其中，m为大于1的自然数。
6、其中，脉冲收窄电路提供n个检测点频率以获得n个收窄输出时钟信号，其中，任一脉冲收窄单元与下一级脉冲收窄单元之间的耦接点，和/或最后一级脉冲收窄单元的输出端，可作为脉冲收窄电路的一个输出端，以输出一路收窄输出时钟信号，对应的检测点频率由脉冲收窄电路的对应输出端之前的脉冲收窄单元确定；判决采样电路包括n个判决采样单元，其中，每个判决采样单元耦接脉冲收窄电路的一个输出端，以接收一路对应的收窄输出时钟信号，并接收待检测时钟信号，从而得到一路对应的频率标志信号，n个频率标志信号表征待检测时钟信号的频率大小范围，其中，n为小于等于m的自然数。
7、其中，每个脉冲收窄单元包括：第一反相电路，其中，第一反相电路为延迟反相电路，对接收的输入时钟信号进行第一反相，并在第一反相过程中，通过限流元件控制电平转换上升沿的爬升速度或电平转换下降沿的下降速度，得到第一反相时钟信号；第二反相电路，其中，第二反相电路为阈值反相电路，对第一反相时钟信号进行第二反相，得到收窄输出时钟信号。
8、其中，响应于对电平转换上升沿的爬升速度进行控制，第一反相电路包括：第一开关管，第一开关管的第一端用于接收工作电压；第二开关管，第二开关管的第一端耦接第一开关管的第二端；第三开关管，第三开关管的第一端耦接第二开关管的第二端，第三开关管的第二端接地；电容，电容的第一端耦接第三开关管的第一端，电容的第二端接地；其中，第一开关管、第二开关管和第三开关管的控制端接收待检测时钟信号；在待检测时钟信号为逻辑高电平时，控制第三开关管导通，对电容进行放电，在待检测时钟信号为逻辑低电平时，控制第一开关管和第二开关管导通，对电容进行充电，以第二开关管作为限流元件控制电平转换上升沿的爬升速度，得到第一反相时钟信号；
9、或者，第一反相电路包括：第一开关管，第一开关管的第一端用于接收工作电压；电阻，电阻的第一端耦接第一开关管的第二端；第二开关管，第二开关管的第一端耦接电阻的第二端，第二开关管的第二端接地；电容，电容的第一端耦接第二开关管的第一端，电容的第二端接地；其中，第一开关管和第二开关管的控制端接收待检测时钟信号；在待检测时钟信号为逻辑高电平时，控制第二开关管导通，对电容进行放电，在待检测时钟信号为逻辑低电平时，控制第一开关管导通，对电容进行充电，以电阻作为限流元件控制电平转换上升沿的爬升速度，得到第一反相时钟信号；
10、或者，第一反相电路包括：电流源；第一开关管，第一开关管的第一端耦接电流源；第二开关管，第二开关管的第一端耦接第一开关管的第二端，第二开关管的第二端接地；电容，电容的第一端耦接第二开关管的第一端，电容的第二端接地；其中，第一开关管和第二开关管的控制端接收待检测时钟信号；在待检测时钟信号为逻辑高电平时，控制第二开关管导通，对电容进行放电，在待检测时钟信号为逻辑低电平时，控制第一开关管导通，对电容进行充电，以电流源作为限流元件控制电平转换上升沿的爬升速度，得到第一反相时钟信号。
11、其中，响应于对电平转换下降沿的下降速度进行控制，第一反相电路包括：第一开关管，第一开关管的第一端接收工作电压；第二开关管，第二开关管的第一端耦接第一开关管的第二端；第三开关管，第三开关管的第一端耦接第二开关管的第二端，第三开关管的第二端接地；电容，电容的第一端耦接第二开关管的第一端，电容的第二端接地；其中，第一开关管、第二开关管和第三开关管的控制端接收待检测时钟信号；在待检测时钟信号为逻辑低电平时，控制第一开关管导通，对电容进行充电，在待检测时钟信号为逻辑高电平时，控制第二开关管和第三开关管导通，对电容进行放电，以第二开关管作为限流元件控制电平转换下降沿的下降速度，得到第一反相时钟信号；
12、或者，第一反相电路包括：第一开关管，第一开关管的第一端用于接收工作电压；电阻，电阻的第一端耦接第一开关管的第二端；第二开关管，第二开关管的第一端耦接电阻的第二端，第二开关管的第二端接地；电容，电容的第一端耦接电阻的第一端，电容的第二端接地；其中，第一开关管和第二开关管的控制端用于接收待检测时钟信号；在待检测时钟信号为逻辑低电平时，控制第一开关管导通，对电容进行充电，在待检测时钟信号为逻辑高电平时，控制第二开关管导通，对电容进行放电，以电阻作为限流元件控制电平转换下降沿的下降速度，得到第一反相时钟信号；
13、或者，第一反相电路包括：第一开关管，第一开关管的第一端接收工作电压；第二开关管，第二开关管的第一端耦接第一开关管的第二端；电容，电容的第一端耦接第二开关管的第一端；电流源，电流源的第一端耦接电容的第二端，电流源的第二端接地；其中，第一开关管和第二开关管的控制端用于接收待检测时钟信号；在待检测时钟信号为逻辑低电平时，控制第一开关管导通，对电容进行充电，在待检测时钟信号为逻辑高电平时，控制第二开关管导通，对电容进行放电，以电流源作为限流元件控制电平转换下降沿的下降速度，得到第一反相时钟信号。
14、其中，频率检测电路还包括：分频电路，接收待检测时钟信号，对待检测时钟信号进行分频，输出分频时钟信本文档来自技高网...
【技术保护点】
1.一种频率检测电路，其特征在于，包括：
2.根据权利要求1所述的频率检测电路，其特征在于，其中，每级所述脉冲收窄操作对输入时钟信号进行第一反相，并在所述第一反相过程中，控制电平转换上升沿的爬升速度或电平转换下降沿的下降速度，得到第一反相时钟信号，并对所述第一反相时钟信号进行第二反相，以得到所述收窄输出时钟信号。
3.根据权利要求1所述的频率检测电路，其特征在于，
4.根据权利要求1所述的频率检测电路，其特征在于，
5.根据权利要求4所述的频率检测电路，其特征在于，
6.根据权利要求4所述的频率检测电路，其特征在于，每个所述脉冲收窄单元包括：
7.根据权利要求6所述的频率检测电路，其特征在于，响应于对电平转换上升沿的爬升速度进行控制，
8.根据权利要求6所述的频率检测电路，其特征在于，响应于对电平转换下降沿的下降速度进行控制，
9.根据权利要求1所述的频率检测电路，其特征在于，所述频率检测电路还包括：
10.根据权利要求1所述的频率检测电路，其特征在于，所述频率检测电路还包
11.一种电子设备，其特征在于，所述电子设备包括如权利要求1-10任一项所述的频率检测电路。
12.根据权利要求11所述的电子设备，其特征在于，更包括：
13.根据权利要求12所述的电子设备，其特征在于，所述电路参数包括采样频率，其中当所述待检测时钟信号低于所述检测点频率时，所述DLL电路调低所述采样频率。
14.根据权利要求12所述的电子设备，其特征在于，所述电路参数包括延迟线延时，其中当所述待检测时钟信号低于所述检测点频率时，所述DLL电路调长所述延迟线延时。
...【技术特征摘要】
1.一种频率检测电路，其特征在于，包括：
2.根据权利要求1所述的频率检测电路，其特征在于，其中，每级所述脉冲收窄操作对输入时钟信号进行第一反相，并在所述第一反相过程中，控制电平转换上升沿的爬升速度或电平转换下降沿的下降速度，得到第一反相时钟信号，并对所述第一反相时钟信号进行第二反相，以得到所述收窄输出时钟信号。
3.根据权利要求1所述的频率检测电路，其特征在于，
4.根据权利要求1所述的频率检测电路，其特征在于，
5.根据权利要求4所述的频率检测电路，其特征在于，
6.根据权利要求4所述的频率检测电路，其特征在于，每个所述脉冲收窄单元包括：
7.根据权利要求6所述的频率检测电路，其特征在于，响应于对电平转换上升沿的爬升速度进行控制，
8.根据权利要求6所述的频率检...
【专利技术属性】
技术研发人员：王梦海，
申请(专利权)人：兆易创新科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。