集成电路装置、半导体基板和测试系统制造方法及图纸

公开了一种集成电路装置、半导体基板和包括集成电路装置的测试系统。该集成电路装置包括：电源端子，其被配置为接收源电压；电源通孔，其连接至电源端子并穿过多个层中的至少一个；多个感应通孔，其与电源通孔隔开布置并穿过多个层中的至少一个；多条布线，其连接至多个感应通孔中的至少一些的端部并且被配置为围绕电源通孔与多个感应通孔一起形成以环形形式缠绕的线圈；以及测试端子，其被配置为响应于源电压的供应将线圈中的感应电压输出至集成电路装置外部。集成电路装置外部。集成电路装置外部。

【技术实现步骤摘要】
集成电路装置、半导体基板和测试系统
[0001]相关申请的交叉引用
[0002]本申请基于并要求2021年4月1日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0042815的优先权，其主题以引用方式并入本文。


[0003]本专利技术构思涉及集成电路装置，更具体地，涉及一种集成电路装置、半导体基板以及用于测量集成电路装置或半导体基板的信号的测试系统。

技术介绍

[0004]随着电子装置的性能快速提升，对包括在电子装置中的半导体装置执行的测试正在变得更复杂。为此，用于测试半导体装置的设备的尺寸正在增大。期望用于更准确地测试各自包括多个集成电路装置的半导体装置的改进技术。
[0005]作为测试操作的示例，可测量施加到半导体装置的电流。为了感测该电流，除了半导体装置之外，可能需要单独的装置，或者可在半导体装置中安装单独的感测元件。这种测试操作变得昂贵且耗时，并且随着安装越来越多的单独的元件，测量的值中生成误差。

技术实现思路

[0006]本专利技术构思提供一种集成电路装置、半导体基板和包括该集成电路装置的测试系统，其可基于电磁感应测量电压和/或电流而无需单独的装置。
[0007]根据本专利技术构思的一方面，提供了一种包括多个层的集成电路装置，该集成电路装置包括：电源端子，其被配置为接受要供应的源电压；电源通孔，其连接至电源端子并穿过多个层中的至少一个；多个感应通孔，其与电源通孔隔开布置并穿过多个层中的至少一个；多条布线，其连接至多个感应通孔中的至少一些的端部，并且被配置为围绕电源通孔与多个感应通孔一起形成以环形形式缠绕的线圈；以及
[0008]测试端子，其被配置为响应于向电源通孔供应源电压而接受线圈中感应到的电压以输出至集成电路装置的外部。
[0009]根据本专利技术构思的另一方面，提供了一种包括重分布集成电路装置的多个焊盘的多个重分布布线层的半导体基板，该半导体基板包括：电源端子，其被配置为接受要供应的源电压；电源通孔，其连接至电源端子并且穿过多个重分布布线层中的至少一个；多个感应通孔，其与电源通孔隔开布置并且穿过多个重分布布线层中的至少一个；多条布线，其连接至多个感应通孔中的至少一些的端部，并且被配置为围绕电源通孔与多个感应通孔一起形成以环形形式缠绕的线圈；以及测试端子，其被配置为响应于向电源通孔供应源电压而接受线圈中感应到的电压以输出到半导体基板外部。
[0010]根据本专利技术构思的另一方面，提供了一种包括测试装置和至少一个集成电路装置的测试系统，所述至少一个集成电路装置包括第一集成电路装置，其中，该第一集成电路装置包括：第一端子，其被配置为从测试装置接收第一电压；第一通孔，其连接至第一端子并
穿过多个层中的至少一个；多个第二通孔，其与第一通孔隔开布置并穿过多个层中的至少一个；多条布线，其连接至多个第二通孔中的至少一些的端部并且被配置为围绕第一通孔与多个第二通孔一起形成以环形形式缠绕的线圈；以及第二端子，其被配置为响应于向第一通孔供应第一电压而接受线圈中感应到的电压以输出至测试装置，并且测试装置连接至第二端子并被配置为响应于感应电压来测量供应给第一集成电路装置的信号。
附图说明
[0011]将从以下结合附图的详细描述更清楚地理解本专利技术构思的实施例，在附图中：
[0012]图1是示出根据实施例的测试系统的框图；
[0013]图2A和图2B是示意性地示出根据比较示例的信号测量方法的示图；
[0014]图3是示意性地示出根据实施例的集成电路装置的截面图；
[0015]图4是示意性地示出根据实施例的集成电路装置的透视图；
[0016]图5和图6是示意性地示出根据实施例的在集成电路装置中形成线圈的处理的透视图；
[0017]图7是示意性地示出根据实施例的集成电路装置的平面图；
[0018]图8是示出根据实施例的测试系统的框图；
[0019]图9是示出根据实施例的信号的曲线图；
[0020]图10是根据实施例的半导体模块的透视图；
[0021]图11是根据实施例的半导体封装件的截面图；
[0022]图12是示出根据实施例的制造集成电路装置的方法的流程图。
具体实施方式
[0023]以下，将参照附图详细地描述实施例。
[0024]图1是示出根据实施例的测试系统10的框图。
[0025]参照图1，测试系统10可包括测试装置110和半导体装置120。半导体装置120可以是包括多个集成电路装置或单个集成电路装置的半导体封装件。
[0026]在实施例中，半导体装置120可用半导体封装件实现，并且半导体封装件可包括基板和安装在基板上的多个集成电路装置。在实施例中，当半导体封装件是存储器装置时，半导体封装件可包括至少一个核心管芯，其包括存储器单元阵列和逻辑管芯。
[0027]例如，半导体封装件可用层叠封装(PoP)、芯片级封装(CSP)、叠片包装管芯、晶圆形式管芯、板上芯片(COB)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)和晶圆级加工堆叠封装(WSP)来实现，但不限于此。
[0028]半导体封装件可包括多个连接端子，其可附接到基板的底表面。每个连接端子可包括例如焊球或凸块。每个连接端子可将半导体封装件电连接至外部装置(即，测试装置110)。
[0029]在实施例中，半导体装置120可被实现为集成电路装置并且可以是封装型集成电路装置。即，集成电路装置可包括诸如焊球或凸块的多个连接端子。集成电路装置可以是半导体芯片或半导体管芯。
[0030]集成电路装置可包括存储器半导体装置或逻辑半导体装置。逻辑半导体装置可包
括例如中央处理单元(CPU)、图形处理单元(GPU)、控制器、专用集成电路(ASIC)或应用处理器(AP)。存储器半导体装置可包括例如动态随机存取存储器(RAM)(DRAM)、静态随机存取存储器(SRAM)、闪存、电可擦除可编程只读存储器(EEPROM)、相变随机存取存储器(PRAM)、磁性随机存取存储器(MRAM)或电阻随机存取存储器(RRAM)。
[0031]半导体装置120可包括多个连接端子，这多个连接端子可包括接收源电压VDD的连接端子、传送和/或接收第一信号SIG和第二信号SIG_V的连接端子以及没有对其分配功能的不使用(DNU)连接端子或未连接的连接端子。第一信号SIG可包括与半导体装置120的操作关联的信号(例如，时钟信号、命令/地址信号和数据信号)，第二信号SIG_V可包括用于在半导体装置的各种操作条件下测量电压/电流/频率的变化的信号。
[0032]供应有源电压VDD的连接端子可被指定为电源端子P1，用于传送或接收第一信号SIG的端子可被指定为信号端子P2。根据实施例，由半导体装置120生成的第二信号SIG_V可通过DNU端子或NC端子输出至测试装置110，并且这种连接端子可被指定为测试端子P3。
[0033本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种包括多个层的集成电路装置，所述集成电路装置包括：电源端子，其被配置为接受要被供应的源电压；电源通孔，其穿过所述多个层中的至少一个连接至所述电源端子；多个感应通孔，其被设置为围绕所述电源通孔设置并且穿过所述多个层中的至少一个；多条布线，其连接至所述多个感应通孔中的至少一些的端部，并且被配置为围绕所述电源通孔与所述多个感应通孔一起形成以环形形式缠绕的线圈；以及多个测试端子，每个测试端子被配置为响应于向所述电源通孔供应所述源电压而接受所述线圈中感应到的电压以输出到所述集成电路装置外部。2.根据权利要求1所述的集成电路装置，其中，第一感应通孔的一端形成所述线圈的一端并连接至第一测试端子，第二感应通孔的一端形成所述线圈的另一端并连接至第二测试端子，并且所述第一测试端子和所述第二测试端子连接至测量装置。3.根据权利要求2所述的集成电路装置，其中，所述测量装置被配置为执行感应电压的积分以计算供应给所述集成电路装置的电流。4.根据权利要求1所述的集成电路装置，其中，所述多个感应通孔包括至少四个感应通孔，并且所述至少四个感应通孔围绕所述电源通孔在四个不同方向上彼此隔开布置。5.根据权利要求4所述的集成电路装置，其中，所述四个感应通孔各自设置在距所述电源通孔相同的距离处。6.根据权利要求4所述的集成电路装置，其中，所述多个感应通孔包括至少四个感应通孔、以及相对于所述电源通孔在八个不同方向上彼此隔开设置的至少八个附加的感应通孔。7.根据权利要求1所述的集成电路装置，其中，所述测试端子包括形成在所述集成电路装置中的多个连接端子中的不使用端子。8.根据权利要求1所述的集成电路装置，其中，所述集成电路装置包括存储器装置。9.根据权利要求8所述的集成电路装置，其中，所述集成电路装置被安装在存储器模块上。10.一种包括重分布集成电路装置的多个焊盘的多个重分布布线层的半导体基板，所述半导体基板包括：电源端子，其被配置为接受要供应的源电压；电源通孔，其连接至所述电源端子并且穿过所述多个重分布布线层中的至少一个；多个感应通孔，其设置在所述电源通孔周围并且穿过所述多个重分布布线层中的至少一个；多条布线，其连接至所述多个感应通孔中的至少一些的端部，并且被配置为围绕所述电源通孔与所述多个感应通孔一起形成以环形形式缠绕的线圈；以及多个测试端子，...

【专利技术属性】
技术研发人员：权大贤，金东姬，许成午，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：