【技术实现步骤摘要】
一种测试结构
[0001]本专利技术涉及半导体领域,特别涉及一种测试结构。
技术介绍
[0002]随着集成电路技术的持续发展,芯片上将集成更多器件,芯片也将采用更快的速度。在这些要求的推进下,器件的几何尺寸将不断缩小,在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。这些改进对于单个器件的寿命影响非常大,可能造成局部区域的脆弱性增加、功率密度的提高、器件的复杂性增加以及引入新的失效机制,同时较小的容错空间意味着寿命问题必须在设计的一开始就必须考虑,并且在器件的开发和制造过程中一直进行监控和测试,一直到最终产品的完成。
[0003]目前,制程可靠性对于后段评估项目有应力迁移(SM)测试、电迁移(EM)测试、时间相关的介质击穿(TDDB)测试,尤其以EM测试和TDDB测试为评估重点。其中,电迁移为电子对金属层原子的推移,造成金属层的开路或短路;TDDB测试为同层金属或不同层金属之间的电压差造成电介质层击穿,使电介质层失去绝缘作用。当前,对于制程可靠性的评估测试结构只针对单项目进行设计,而芯片在实际使用中必然是多种效应同时产生,这就使得对于芯片寿命的评估过于乐观,例如EM测试会使得金属层产生孔洞(void)和挤出(extrusion), 孔洞是电子推动原子运动在阴极产生孔洞,挤出为原子不断向阳极移动,阳极金属挤入电介质层,挤出的产生必然会导致电介质层的TDDB测试的效应恶化,而目前TDDB测试和EM测试的测试结构并没有考虑到此种情况。
技术实现思路
[0004]本专利技术的目的在于,提供一种测 ...
【技术保护点】
【技术特征摘要】
1.一种测试结构,其特征在于,包括第N
‑
1金属层、第N金属层、第N+1金属层、第一焊盘至第四焊盘,所述第N
‑
1金属层、第N金属层和第N+1金属层由下至上依次间隔堆叠设置,且两两之间设置有电介质层,所述第N金属层包括多个平行且间隔设置的第一金属线,所述第一焊盘和第二焊盘分别连接在所有所述第一金属线的两端,所述第N
‑
1金属层和第N金属层通过金属通孔 连接,第三焊盘连接所述第N
‑
1金属层,所述第四焊盘连接所述第N+1金属层,其中,N≥2,且为正整数;在所述第一焊盘和第二焊盘上施加电流以在所述第一金属线上进行EM测试;在所述第二焊盘和第四焊盘上施加电压,或者在所述第二焊盘和第三焊盘上施加电压以进行TDDB测试。2.如权利要求1所述的测试结构,其特征在于,所有所述第一金属线的形状相同,尺寸相同。3.如权利要求1所述的测试结构,其特征在于,所述第N金属层还包括第一并联端部和第二并联端部,所述第一并联端部的一端和所述第二并联端部的一端分别连接所有所述第一金属线的两端,所述第一并联端部的另一端连接所述第一焊盘,所述第二并联端部的另一端连接所述第二焊盘。4.如权利要求3所述的测试结构,其特征在于,所述第N金属层还包括多个平行、两端对齐且间隔设置的第二金属线,所述第一金属线和第二金属线之间平行设置,且每个所述第一金属线的两侧均设置有一个所述第二金属线,所有所述第一金属线与相邻的所述第二金属线之间等间距设置。5.如权利要求3所述的测试结构,其特征在于,所述第一并联端部和第二并联端部是两个相同的结构,所述第一并联端部和第二并联端部对称连接在所有所述第一金属线的两侧。6.如权利要求5所述的测试结构,其特征在于,所述第一并联端部和第二并联端部均包括依次连接的第一部分、第二部分和第三部分,所述第一部分包括多个平行、两端对齐且间隔设置的引出部,所述引出部的延伸方向与所述第一金属线的延伸方向相同,且所述引出部的一端连接所述第一金属线,所述引出部的另一端连接在所述第二部分的一侧,所述第二部分的另一侧连接所述第三部分的一端,所述第一并联端部的第三部分的另一端连接所述第一焊盘,所述第二并联端部的第三部分的另一端连接所述第二焊盘。7.如权利要求...
【专利技术属性】
技术研发人员:黄彪子,目晶晶,田文星,
申请(专利权)人:合肥晶合集成电路股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。