半导体装置结构制造方法及图纸

一种半导体装置结构，包括第一源极/漏极外延结构，形成于基板上；第二源极/漏极外延结构，形成于基板上；两个或更多个半导体层，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间；栅极层，围绕半导体层之一的一部分；第一介电区，位于基板中并接触第一源极/漏极外延结构的第一侧；以及第二介电区，位于基板中并接触第二源极/漏极外延结构的第一侧，且第二介电区与第一介电区隔有基板。第二介电区与第一介电区隔有基板。第二介电区与第一介电区隔有基板。

【技术实现步骤摘要】
半导体装置结构


[0001]本专利技术实施例涉及半导体装置结构，尤其涉及源极/漏极外延结构与基板之间的介电区。

技术介绍

[0002]半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位晶片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。然而随着晶体管如多栅极场效晶体管的尺寸持续缩小，产生许多挑战。举例来说，多栅极场效晶体管的基板中的关闭状态漏电流成为明显考虑。因此需要进一步改良。

技术实现思路

[0003]一实施例为半导体装置结构。半导体装置结构包括第一源极/漏极外延结构，形成于基板上；第二源极/漏极外延结构，形成于基板上；两个或更多个半导体层，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间；栅极层，围绕半导体层之一的一部分；第一介电区，位于基板中并接触第一源极/漏极外延结构的第一侧；以及第二介电区，位于基板中并接触第二源极/漏极外延结构的第一侧，且第二介电区与第一介电区隔有基板。
[0004]另一实施例为半导体装置结构。半导体装置结构包括源极/漏极外延结构，位于基板上；两个或更多个半导体层，彼此平行且接触源极/漏极外延结构；栅极层，围绕半导体层之一的一部分；氮化物层，位于源极/漏极外延结构与栅极层之间；以及第一氧化物层，位于源极/漏极外延结构与基板之间。
[0005]又一实施例为半导体装置结构的形成方法。方法包括自基板形成第一鳍状结构与第二鳍状结构，且每一第一鳍状结构与第二鳍状结构包括交错堆叠的多个第一半导体层与第二半导体层；形成牺牲栅极结构于第一鳍状结构与第二鳍状结构的一部分上；对牺牲栅极结构未覆盖的基板的上表面进行多个离子注入工艺，以形成注入区于基板中；对注入区进行氧化工艺，以将注入区转换成介电区；形成源极/漏极结构于牺牲栅极结构的两侧上，且源极/漏极结构接触介电区与第一鳍状结构与第二鳍状结构的第一半导体层；移除牺牲栅极结构；移除第二半导体层以露出第一鳍状结构与第二鳍状结构的第一半导体层的部分；以及形成栅极层以至少围绕第一鳍状结构与第二鳍状结构的第一半导体层之一的露出部分。
附图说明
[0006]图1至图8为一些实施例中，制造半导体装置结构的多种阶段的透视图。
[0007]图9A至图11A、图11A
‑
1、与图14A至图18A为一些实施例中，制造半导体装置结构的多种阶段沿着图8的剖面A
‑
A的剖视图。
[0008]图9B至图11B与图14B至图18B为一些实施例中，制造半导体装置结构的多种阶段沿着图8的剖面B
‑
B的剖视图。
[0009]图9C至图11C与图14C至图18C为一些实施例中，制造半导体装置结构的多种阶段沿着图8的剖面C
‑
C的剖视图。
[0010]图11A
‑
1a为例示性实施例中，显示注入轮廓的注入区的一部分的放大图。
[0011]图11A
‑
1b为例示性实施例中，采用动能注入之后的离子物种密度与深度的关系图。
[0012]图11A
‑
1c为一些实施例中，介电区的一部分的放大图。
[0013]图12
‑
1a至图12
‑
1c为一些实施例中，半导体装置结构的多种阶段沿着图8的剖面A
‑
A的剖视图。
[0014]图12
‑
3为例示性实施例中，采用动能注入之后的离子物种密度与深度的关系图。
[0015]图12
‑
2a至图12
‑
2c为一些其他实施例中，半导体装置结构的多种阶段沿着图8的剖面A
‑
A的剖视图。
[0016]图12
‑
4与图12
‑
5为一些其他实施例中，移除氮化物层时的氮化物损失与不同氧注入剂量的关系图以及不同掺质组合之间的比较图。
[0017]图13
‑
1a至图13
‑
1c为一些其他实施例中，半导体装置结构的多种阶段沿着图8的剖面A
‑
A的剖视图。
[0018]图13
‑
2为一些实施例中，蚀刻量与蚀刻时间的关系图。
[0019]图19至21为一些实施例中，制造半导体装置结构的多种阶段沿着图8的剖面A
‑
A的剖视图。
[0020]附图标记如下：
[0021]A,B,C,D:原子密度峰值
[0022]A
‑
A,B
‑
B,C
‑
C:剖面
[0023]D1,D2,D3,D4,D5,D6,D7,D8,D9:深度
[0024]H1:高度
[0025]T1,T2,T3,T6:厚度
[0026]W1:宽度
[0027]100:半导体装置结构
[0028]101:基板
[0029]104:半导体层堆叠
[0030]106:第一半导体层
[0031]108:第二半导体层
[0032]110:掩模结构
[0033]110a:垫层
[0034]110b:硬掩模
[0035]112:鳍状结构
[0036]114,123:沟槽
[0037]116:井部
[0038]117:覆层
[0039]118:绝缘材料
[0040]119:衬垫层
[0041]120:隔离区
[0042]121,125:介电材料
[0043]127:介电结构
[0044]130:牺牲栅极结构
[0045]131,139,163:离子注入工艺
[0046]132:牺牲栅极介电层
[0047]133,142,165:注入区
[0048]133
‑
1:第一注入区
[0049]133
‑
2:第二注入区
[0050]133
‑
3:第三注入区
[0051]133
‑
4:第四注入区
[0052]134:牺牲栅极层
[0053]135,145,149,167:介电区
[0054]135
‑
1:第一氧化物区
[0055]135
‑
2:第二氧化物区
[0056]135
‑
3:第三氧化物区
[0057]135
‑
4:第四氧化物区
[0058]136:掩模层
[0059]137:氧化物层
[0060]138:栅极间隔物
[0061]140,141:含氮层
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置结构，包括：一第一源极/漏极外延结构，形成于一基板上；一第二源极/漏极外延结构，形成于该基板上；两个或更多个半导体层，位于该第一源极/漏极外延结构与该第二源极/漏极外延结构之间；一栅极层，围绕多个...

【专利技术属性】
技术研发人员：张毅敏，张荣宏，程仲良，张翔笔，黄耀升，赵皇麟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：