集成电路的制造方法与半导体元件技术

提供集成电路的制造方法与半导体元件，集成电路元件的制造方法包含沉积导电层于基材上；图案化导电层，以暴露出导电层的数个区域；蚀刻导电层的暴露出的数个区域的第一部分；形成第一钝化层于经蚀刻的第一部分的侧壁上；蚀刻导电层的暴露出的数个区域的第二部分；以及形成第二钝化层于经蚀刻的第二部分的侧壁上。形成第二钝化层于经蚀刻的第二部分的侧壁上。形成第二钝化层于经蚀刻的第二部分的侧壁上。

【技术实现步骤摘要】
集成电路的制造方法与半导体元件


[0001]本揭露的实施方式是关于集成电路的制造方法与半导体元件。

技术介绍

[0002]半导体元件用于各式各样的电子应用，例如个人计算机、移动电话、数字相机、及其他电子设备中。通常透过依序沉积绝缘或介电层、导电层、及半导体层的材料于半导体基材之上，并使用微影图案化各种材料层，以形成电路组件与元件在其上，来制造半导体元件。随着半导体产业已进展到追求较高元件密度、较高效能、以及较低成本的纳米技术制程节点，制造及设计议题的挑战已引发三维设计的发展。
[0003]半导体集成电路(IC)产业已经历快速成长。集成电路材料及设计的技术进展已产生了数个世代的集成电路，其中每个世代的集成电路具有比先前世代的集成电路更小且更复杂的电路。然而，半导体产业进展到纳米技术制程节点已引发三维设计的发展，例如包含鳍式场效晶体管(FinFET)及栅极全环绕(GAA)元件。
[0004]虽然鳍式场效晶体管的优点包含减少短通道效应及增加电流流动，随着特征尺寸及空间持续减少，相关的制造制程持续变得更有挑战性。

技术实现思路

[0005]一种集成电路的制造方法，包含沉积导电层于基材上；图案化导电层上的硬罩幕层，以暴露出导电层的一区域；蚀刻导电层的暴露出的区域的第一部分，形成第一开口；形成第一钝化层于第一开口的一侧壁上；蚀刻第一开口中的导电层的暴露出的区域的第二部分，以形成第二开口，第二开口比第一开口深；以及形成第二钝化层于第二开口的一侧壁及第一钝化层上。
[0006]一种集成电路的制造方法，包含图案化硬罩幕层，以暴露出介电材料之上的金属栅极层的一区域；蚀刻金属栅极层的暴露出的区域，以定义开口；形成第一钝化层于开口的一侧壁上；判断是否已在开口中暴露出介电材料；对金属栅极层的暴露出的区域重复蚀刻步骤，以形成延伸的开口，并形成第二钝化层于延伸的开口的一侧壁上，以回应未暴露出介电材料的判断；以及在介电材料中形成凹口，以回应已暴露出介电材料的判断。
[0007]一种半导体元件，包含基材；延伸于基材上方的第一鳍片结构及第二鳍片结构；位于第一鳍片结构及第二鳍片结构上的金属层；延伸穿过第一鳍片结构与第二鳍片结构之间的金属层的隔离结构，其中隔离结构配置以将第一鳍片结构上的金属层的第一部分与第二鳍片结构上的金属层的第二部分电性隔离，隔离结构具有实质垂直的侧壁；以及设于隔离结构的至少一上部分及隔离结构的相邻部分之间的钝化层，钝化层具有锥状结构，锥状结构有一较厚的部分在离基材最远的隔离结构的一部分的实质垂直的侧壁上。
附图说明
[0008]下列详细的描述配合附图阅读可使本揭露的态样获得最佳的理解。需注意的是，
依照业界的标准实务，许多特征并未按比例绘示。事实上，可任意增加或减少各特征的尺寸，以使讨论清楚。
[0009]图1A与图1B是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的剖面视图；
[0010]图2A与图2B是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的剖面视图；
[0011]图3A与图3B是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的剖面视图；
[0012]图4A至图4H是绘示依照一些实施方式的鳍式场效晶体管元件结构在一系列的中间制造步骤的剖面视图；
[0013]图4A/B是绘示依照一些实施方式的鳍式场效晶体管元件结构在图4A与图4B之间的中间制造步骤的剖面视图；
[0014]图4B/C是绘示依照一些实施方式的鳍式场效晶体管元件结构在图4B与图4C之间的中间制造步骤的剖面视图；
[0015]图4C/D是绘示依照一些实施方式的鳍式场效晶体管元件结构在图4C与图4D之间的中间制造步骤的剖面视图；
[0016]图4D/E是绘示依照一些实施方式的鳍式场效晶体管元件结构在图4D与图4E之间的中间制造步骤的剖面视图；
[0017]图4E/F是绘示依照一些实施方式的鳍式场效晶体管元件结构在图4E与图4F之间的中间制造步骤的剖面视图；
[0018]图5A是绘示依照一些实施方式的具有相关标记尺寸的鳍式场效晶体管元件结构在中间制造步骤的剖面视图；
[0019]图5B是绘示依照一些实施方式的具有相关标记尺寸的鳍式场效晶体管元件结构在图5A的中间制造步骤后的中间制造步骤的剖面视图；
[0020]图5C是绘示依照一些实施方式的不具钝化层的好处的图5B的鳍式场效晶体管元件结构的平面图；
[0021]图5D是绘示依照一些实施方式的图5B的鳍式场效晶体管元件结构的平面图；
[0022]图6A是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的平面图；
[0023]图6B是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的平面图；
[0024]图7A与图7B绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的剖面视图；
[0025]图8是绘示依照一些实施方式的鳍式场效晶体管元件结构的制造方法的流程图；
[0026]图9A与图9B是绘示依照一些实施方式的鳍式场效晶体管元件结构的制造方法的流程图；
[0027]图10是绘示依照一些实施方式的制造鳍式场效晶体管元件的系统的示意图；
[0028]图11是绘示依照一些实施方式的集成电路元件的集成电路元件设计、制造、以及程序化的流程图；
[0029]图12是依照一些实施方式的制造鳍式场效晶体管元件的处理系统的示意图。
[0030]【符号说明】
[0031]100A:鳍式场效晶体管元件结构
[0032]100B:鳍式场效晶体管元件结构
[0033]102:浅沟渠隔离结构
[0034]104:鳍片结构
[0035]106:界面层
[0036]108:高κ层
[0037]110:功函数金属层
[0038]112:金属栅极层
[0039]113:多晶硅切割开口
[0040]115:介电填充材料、填充材料
[0041]200A:鳍式场效晶体管元件结构
[0042]200B:鳍式场效晶体管元件结构
[0043]202:浅沟渠隔离结构
[0044]204:鳍片结构
[0045]206:界面层
[0046]208:高κ层
[0047]210:功函数金属层
[0048]212:金属栅极层
[0049]214:切割金属栅极开口
[0050]216:介电填充材料
[0051]217:凹口
[0052]218a:顶部
[0053]218b:底部
[0054]300A:鳍式场效晶体管元件结构
[0055]300B:鳍式场效晶体管元件结构
[0056]302:浅沟渠隔离结构
[0057]304:鳍片结构
[0058]306:界面层
[0059]30本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路的制造方法，其特征在于，该方法包含：沉积一导电层于一基材上；图案化该导电层上的一硬罩幕层，以暴露出该导电层的一区域；蚀刻该导电层的暴露出的该区域的一第一部分，以形成一第一开口；形成一第一钝化层于该第一开口的一侧壁上；蚀刻该第一开口中的该导电层的暴露出的该区域的一第二部分，以形成一第二开口，该第二开口比该第一开口深；以及形成一第二钝化层于该第二开口的一侧壁及该第一钝化层上。2.根据权利要求1所述的集成电路的制造方法，其特征在于，该方法还包含：蚀刻该导电层的暴露出的该区域的一第三部分；以及形成一第三钝化层于经蚀刻的该第三部分的一侧壁上。3.根据权利要求1所述的集成电路的制造方法，其特征在于，该方法还包含：蚀刻该导电层的暴露出的该区域的一第N部分，进而延伸一开口穿过该导电层并暴露出一介电结构的一区域；以及蚀刻该介电结构的暴露出的该区域，以在该介电结构中形成一凹口。4.根据权利要求1所述的集成电路的制造方法，其特征在于，形成该第一钝化层包含沉积一金属或一半导体的一氧化物、一氮化物、一氮氧化物、或其混合物。5.一种集成电路的制造方法，其特征在于，该方法包含：图案化一硬罩幕，以暴露出一介电材料之上的一金属栅极层的一区域；蚀刻该金属栅极层的暴露出的该区域，以定义出一开口；形成一第一钝化层于该开口的一侧壁上；判断是否已在该开口中暴露出该介电材料；对该金属层的暴露出的该区域重复多个蚀刻步骤，以形成一延伸开口，...

【专利技术属性】
技术研发人员：摩尔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：