一种提高电流能力的碳化硅MOSFET的制造方法技术

本发明专利技术提供了一种提高电流能力的碳化硅MOSFET的制造方法，包括：在具有漂移层的碳化硅衬底上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成N+低阻导电区；通过重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成P型夹断区、中间的P型夹断区、P+夹断区、N+源区；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化形成栅极绝缘层；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积金属形成源极金属层、栅极金属层以及漏极金属层，利用了器件纵向的空间构建两路电流通路，来提高器件的电流密度，降低导通电阻。降低导通电阻。降低导通电阻。

【技术实现步骤摘要】
一种提高电流能力的碳化硅MOSFET的制造方法


[0001]本专利技术涉及一种提高电流能力的碳化硅MOSFET的制造方法。

技术介绍

[0002]SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
[0003]在面临更高耐压的情况下，超结作为将纵向耐压转化为横向耐压的一种技术手段，可以将普通纵向SiC器件的耐压特性进一步提高，适用于特高压输电等高压领域。导通电阻的降低是功率MOSFET永恒不变的追求，每一种降低导通电阻的方法都应该被重视；如何在维持器件耐压特性的基础上降低器件的导通电阻成了器件设计的重要发展方向。

技术实现思路

[0004]本专利技术要解决的技术问题，在于提供一种提高电流能力的碳化硅MOSFET的制造方法，利用了器件纵向的空间构建两路电流通路，来提高器件的电流密度，降低导通电阻。
[0005]本专利技术是这样实现的：一种提高电流能力的碳化硅MOSFET的制造方法，其特征在于，包括：步骤1、在具有漂移层的碳化硅衬底上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成N+低阻导电区；步骤2、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成P型夹断区；步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对N+低阻导电区进行离子注入，形成中间的P型夹断区；步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成P+夹断区；步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对进行离子注入，形成N+源区；步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化形成栅极绝缘层；步骤7、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积金属形成源极金属层；步骤8、重新形成阻挡层，并对阻挡层蚀刻形成栅极金属层淀积区，淀积形成栅极金属层；步骤9、去除所有阻挡层，并在碳化硅衬底上淀积漏极金属层。
[0006]进一步地，所述漂移层为N
‑
型。
[0007]本专利技术的优点在于：
一、在器件纵向结构中有低阻的导电通道；二、器件的低阻导电通道和横向的P型夹断区形成横向PN结，将纵向的耐压特性转变为横向；三、器件仍然维持了纵向的P+和N
‑
构成的PN结耐压特性;并且器件耐压特性极高，克服了纵向耐压结构耐压极限，同时在纵向导电通路中有纵向的高掺低阻路径，可以有效降低导通电阻。
附图说明
[0008]下面参照附图结合实施例对本专利技术作进一步的说明。
[0009]图1是本专利技术一种提高电流能力的碳化硅MOSFET的制造方法流程图一。
[0010]图2是本专利技术一种提高电流能力的碳化硅MOSFET的制造方法流程图二。
[0011]图3是本专利技术一种提高电流能力的碳化硅MOSFET的制造方法流程图三。
[0012]图4是本专利技术一种提高电流能力的碳化硅MOSFET的制造方法流程图四。
[0013]图5是本专利技术一种提高电流能力的碳化硅MOSFET的制造方法流程图五。
[0014]图6是本专利技术一种提高电流能力的碳化硅MOSFET的制造方法流程图六。
[0015]图7是本专利技术一种提高电流能力的碳化硅MOSFET的制造方法流程图七。
[0016]图8是本专利技术一种提高电流能力的碳化硅MOSFET的制造方法流程图八。
[0017]图9是本专利技术一种提高电流能力的碳化硅MOSFET的制造方法流程图九。
[0018]图10是本专利技术一种超结碳化硅MOSFET的原理示意图。
具体实施方式
[0019]如图1至10所示，本专利技术一种提高电流能力的碳化硅MOSFET的制造方法，（MOSFET为Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect
‑
Transistor，金属
‑
氧化物
‑
半导体场效应晶体管）包括：步骤1、在具有漂移层2的碳化硅衬底1上形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对漂移层2进行离子注入，形成N+低阻导电区21，所述漂移层2为N
‑
型；步骤2、重新形成阻挡层9，并对阻挡层蚀刻形成通孔，通过通孔对漂移层2进行离子注入，形成P型夹断区22；步骤3、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对N+低阻导电区21进行离子注入，形成中间的P型夹断区22；步骤4、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对漂移层2进行离子注入，形成P+夹断区3；步骤5、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对进行离子注入，形成N+源区4；步骤6、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔氧化形成栅极绝缘层6；步骤7、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔淀积金属形成源极金属层5；步骤8、重新形成阻挡层9，并对阻挡层9蚀刻形成栅极金属层淀积区，淀积形成栅
极金属层7；步骤9、去除所有阻挡层9，并在碳化硅衬底上淀积漏极金属层8。
[0020]如图10所示，通过上述方法得到了碳化硅MOSFET，包括：碳化硅衬底1，漂移层2，所述漂移层2设于所述碳化硅衬底的上侧面；所述漂移层上设有倒凸字形的沟槽；所述沟槽内设有一N+低阻导电区21以及P型夹断区22，所述P型夹断区22为倒凹字形，所述N+低阻导电区21设于所述漂移层2以及P型夹断区22内，所述N+低阻导电区21底部连接至所述碳化硅衬底1，所述漂移层2为N
‑
型；P+夹断区3，所述P+夹断区3设于所述漂移层2上，且与所述P型夹断区22连接；N+源区4，所述N+源区4分别连接所述P+夹断区3以及所述P型夹断区22；源极金属层5，所述源极金属层5分别连接所述P型夹断区22、P+夹断区3以及所述N+源区4；栅极绝缘层6，所述栅极绝缘层6连接至所述P型夹断区22；栅极金属层7，所述栅极金属层7连接至所述栅极绝缘层6；以及，漏极金属层8，所述漏极金属层8连接至碳化硅衬底1的下侧面。
[0021]所述P+夹断区3设有第一源区卡槽，所述P型夹断区22设有第二源区卡槽，所述N+源区4设于所述第一源区卡槽以及第二源区卡槽内。
[0022]在器件的栅极金属层7下方构建了N+低阻导电区21，该N+低阻导电区21从栅极绝缘层6下方一直接触到碳化硅衬底1；在源极金属层5下方，N+源区4左侧有P+夹断区3用来与N
‑
型漂移层2形成纵向PN结，在源极金属层5下方，N+源区4右侧有P型夹断区22用来与N+低阻导电区21形成横向PN结，其N+源区4是N型重掺杂，实现N+源区4和源极金属层5的欧姆接触，其构成了纵向的N+低阻导电区21，可以形成低阻导电沟道，从而降低导通电阻。通过将纵本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高电流能力的碳化硅MOSFET的制造方法，其特征在于，包括：步骤1、在具有漂移层的碳化硅衬底上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成N+低阻导电区；步骤2、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成P型夹断区；步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对N+低阻导电区进行离子注入，形成中间的P型夹断区；步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成P+夹断区；步骤5、重新形成阻...

【专利技术属性】
技术研发人员：张长沙，李佳帅，张瑜洁，何佳，
申请(专利权)人：泰科天润半导体科技北京有限公司，
类型：发明
国别省市：